作者aspwell520 (西藏九降风)
看板Electronics
标题[问题] hspice作图问题
时间Sun Mar 27 19:47:54 2016
各位版上先进大家好!!
我目前在做关於delay locked loop的专题
遇到一点瓶颈想请教大家
我目前做好了一个完整的Self-biased DLL
其Delay stage是用下图这种:
http://i.imgur.com/px0Nb4c.jpg
我现在要模拟电压V_bp(0~1.8 x轴)对延迟时间(y轴)的图以得到最大延迟时间及最小延
迟时间 , 就能得到这个延迟回路可以锁定的时脉频率范围。
但我不知道该如何得到电压对时间的图
一个是要下.dc ,一个要下.tran
我要怎麽把它们作图?
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 27.246.8.58
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1459079277.A.C63.html
※ 编辑: aspwell520 (27.246.8.58), 03/27/2016 19:49:50
※ 编辑: aspwell520 (27.246.8.58), 03/27/2016 19:50:18
1F：→ CaskY: tran+sweep 如何 03/27 23:04
2F：推 mentchin: 直接.trans 就可以了吧 03/27 23:15
3F：→ mentchin: 只是点选哪几项要显示时要想一下(印象中) 03/27 23:15
4F：→ aspwell520: 一楼二楼，的确是用tran+sweep就好...我犯蠢了 抱歉! 03/27 23:36