作者hkrist (豆)
看板Electronics
标题Re: [问题] Calibre LVS 混讯电路
时间Mon May 2 21:56:35 2016
各位板友好
小弟上个星期有询问过Calibre LVS在混讯的电路时有哪些步骤需要注意
上一篇中有三位板友提出了一些可能的问题，但是似乎都不是我遇到的情形
这一个星期以来我去trace上一篇提到的 D rnpolywo rppolywo这三种元件
发现这些似乎都是出现在PAD的ESD电路里
在我的认知内:如果在calbre lvs的rule档中，没有将某些电路(某个cell-based gate或
SUBCKT)宣告成black box则不会去比较这些电路，会直接跳过这些部分不去比较?还是会拆
解成许多的元件(像上面所提到的D rnpolywo rppolywo这样)去比较个数?
目前猜测可能我原本的认知是错误的，即使没有宣告成black box也会拆解成最小的元件
去比对，所以LVS做完之後才会多出许多MOS D等元件
而这些元件目前观察看来都是在Power相关的PAD内出现，是否有办法让LVS跳过Power PAD
不去进行比对呢?
P.S.之前上过CIC关於SOCE的课程，里面在做Calibre的说明只有将LVS BOX的宣告拿掉就
可以不进行比对，所以我才会有上述的认知
P.S.2 LVS的report中还有出现像是 _invb _invv _invx2v等等看起来比较奇怪的元件，
这些可以确定没有出现在layout抽出来的sp，也没有在source的sp出现过，想询问有没有
板友遇过类似的情形的?
先谢谢各位回覆的板友，您的建议都有可能是我没有思考到的盲点。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.134.38.56
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1462197398.A.436.html
1F：→ k9966809: 有时候lvs会产生一些元件icv1 icv2 这些 可以忽略 05/03 10:02
2F：→ k9966809: power pad(esd)不是在netlist 自己打? lvs不是可以选择 05/03 10:06
3F：→ k9966809: 想模拟的电路 05/03 10:06
4F：→ k9966809: subckt会感应到.....不然一般你打netlist 拿到去跑lvs 05/03 10:12
5F：→ k9966809: 怎麽会感应的到 05/03 10:12
6F：推 k9966809: 直接去跑esd的lvs就知道是不是错误的 05/03 10:23
我在学校系上工作站跑Calibre LVS
使用calibre -lvs -spice layout.spi -hier -auto calibre.lvs这条纸令去跑
结果在terminal上最後会出现下面几行讯息
LVS completed. NOT COMPARED. See report file: lvs.rep
LVS completed. CPU TIME = 0 REAL TIME = 0
ERROR: Source could not be read.
主要想请问NOT COMPARED的原因，还有那个ERROR讯息的可能原因
我确定过在rule档里面的路径和Top cell name都没有错误
而source.spi是按照CIC讲义里使用v2lvs转出来的netlist
※ 编辑: hkrist (220.134.38.56), 05/03/2016 21:13:41
7F：推 kuanglun: ?NOT COMPARE的原因不是已经告诉你是"Source could not 05/03 22:02
8F：→ kuanglun: be read"? 检查一下netlist的路径和档名. 05/03 22:04
9F：→ kuanglun: 还有是spice档里的那一个macro... spice档没有那个macro 05/03 22:05
10F：→ kuanglun: 也不会比. 05/03 22:06
11F：推 MATTANDLOLI: 设box不太对吧 通常是用hcell 05/06 01:07