作者ap4318 (gorockboy)
看板Electronics
标题[问题] IC layout lead+bondwire+pad等效电路
时间Mon Jun 13 15:43:01 2016
各位前辈好
小弟现在遇到一个小问题
我的设计里有ramp+clk generator要出pin到外面量测
考虑推动负载的问题的话应该要将pad bondwire 跟lead 还有外面锡珠等等效电路加进模拟
想请问各位是否有经验容值大概要取多少?
我的等效电路模型是两端接两个电容到地
中间串10nH电感跟小电阻
-----
Sent from JPTT on my HTC One 801e.
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.116.163.73
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1465803783.A.A97.html
1F：推 shengyeh: 要看你的封装 不同封装等校电路值不同 06/13 16:24
2F：推 CaskY: 视你的线长而定 06/13 19:23
3F：→ CaskY: 不过如果你clk频率不高的话倒是无所谓吧 06/13 19:24
4F：推 jfsu: 10nH太多了...电阻约200~300欧姆, 电感约1~2nH, 电容约2~3pf 06/13 21:19
5F：→ jfsu: 上述的电性参数为PKG的RLC。 06/13 21:20
6F：→ jfsu: 要估的很准的话，请assembly house提供PKG的RLC parameter 06/13 21:20
7F：→ jfsu: 不然，你只能很粗略估计，出来的直只能参考，没有信度。 06/13 21:21
8F：→ jfsu: 忘了说，这是以SOP 8pin来算。 06/13 21:23
9F：推 mos888tw: 瞬间大电流会互感 要小心 06/13 21:39
10F：→ ap4318: 感谢各位的经验分享，我现在就加了output driver提高驱动 06/14 00:26
11F：→ ap4318: 能力 06/14 00:26