作者iwillfight (gogo)
看板Electronics
标题[问题] Verilog 转schematic 电路 的软体
时间Thu Jun 23 21:17:05 2016
Dear 大哥
请问 若有 verilog 档 , 想要转成电路图
请问该使用那种软体转 最方便？
thanks
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 49.216.85.111
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1466687828.A.084.html
1F：推 hsujerry: verdi? 06/23 21:23
2F：→ wait: .v hdl? gate level? 06/23 21:44
3F：→ iwillfight: .vg (verilog gate-level netlist for P&R) 06/23 21:59
4F：推 FTICR: gate level 的话，直接合成 DC就有电路图了 06/23 22:01
5F：→ iwillfight: 请问用那套软体去DC？ thanks 06/23 22:19
6F：推 StrKO: DC就是一套软体...我只有在CIC的工作站使用过 06/23 23:00
7F：推 wait: 都已经gate-lv netlist，直接用verdi or import进composer看 06/24 07:01
8F：推 tkhan: 多念点书，多上点课就知道了.. 06/24 10:07
9F：→ tkhan: 像个小学生在问相对论.. 06/24 10:07
10F：→ tkhan: 忘了说，电脑先灌一下google.. 06/24 10:09