作者hkrist (豆)
看板Electronics
标题[问题] VCS+Nanosim 混讯模拟
时间Fri Jul 1 00:34:21 2016
小弟目前做了一个混讯电路，模拟时使用VCS+Nanosim来进行
现在遇到一个threshold voltage的问题
就我自己从nWave开启的波型来看，假设制程电压为1V
在数位逻辑的判断上，0和1分别对应的电压值非常模糊
但这点跟我找到的user guide并不相同，里面说是取各自的30%做为threshold voltage
也就应该要是0.7V和0.3V，我想请问这个部分是不是我哪个地方设定不正确才会跟user
guide写的不相同
另外我有找到set_node_thresh的指令说是可以更改default的设定
有个网路上的例子是set_node_thresh 0.35 1 v=0 evt=0
但是即使是在user guide内也没有详细说明後面的那串参数
现在我想直接弄成single threshold，直接以0.5V做为分界去判断Logic的值
因为在网路上混讯模拟的相关资讯非常稀少
所以才上来版上询问有没有版友知道要怎麽修改
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.134.38.56
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1467304463.A.D94.html
1F：推 shengyeh: 是SINGLE POWER还是DUAL POWER? 07/01 07:46
2F：→ shengyeh: 如果电源只有一组 其实不太需要设定那些东西 07/01 07:47
3F：→ shengyeh: 你可以在CHECK LOG FILE搞不好是其他问题 07/01 07:48
4F：→ shengyeh: 混讯模拟的环境 CISTOMSIM 比较好用 07/01 07:49
5F：推 shengyeh: 感觉你应该是模拟FILE就有问题了 不是设定的问题 07/01 07:51
6F：→ shengyeh: CUSTOM-SIM 07/01 07:55
s大你好，我目前是将数位和类比的power分开连接(但是VDD都是1V)，这样应该算是dual
power?
另外就是这部分模拟的问题，由於我仅能从我目前所获得的资讯来判断
我的认知是这套混讯模拟软体基本上数位的部分用VCS来跑，指定为类比的部分则使用
nanosim来跑，而实际上混讯的部分只是将数位类比介面的电压电流讯号做一个转换
所以如果将数位和类比分开来个别模拟时都可以正确work，那连接起来有问题时，我想问
题应该是出在连接的介面上(也就是我说的设定的问题)，并不会是模拟时的verilog或
spice的问题
这个结论是我以我所查找到的资料後，自己所做出的推论，但不知道这点有没有理解错误
※ 编辑: hkrist (220.134.38.56), 07/01/2016 11:20:24
7F：推 shengyeh: 有点不懂你说的 VCS+NANOSIM COSIM环境是一起跑 07/01 15:30
8F：→ shengyeh: 你是VERILOG TOP还是SPICE TOP? 07/01 15:33
9F：→ shengyeh: 你可以CHECK一下有没有认到你的POWER NET 07/01 15:34
10F：推 shengyeh: 我之前指的是说一些档案VCSAD.INIT这些 有没有写错 07/01 15:48
11F：推 shengyeh: 然後就是数位与类比模组的SYMBLE NAMING顺序很容易错 07/01 15:56
12F：→ shengyeh: 你如果是SPICE TOP 那要建数位的SYMBOL 且顺序与HDL要合 07/01 15:58
VCS+Nanosim是CIC的课程讲义是这样写，主要好像是指VCS可以进行混讯模拟(VCS本身模
拟数位电路)，而将指定的类比电路使用(call?) Nanosim来模拟
所以才会写VCS+Nanoasim
我这边最上层是使用verilog top，在这层下面是三个电路(verilog, spice, spice)连接
最上层verilog里面并没有宣告power net，而下层的两个spice档分别都有宣告各自的
power net并且给定电压，这点在波型图中可以确认到是有吃到电压值
就如同你所说的可能是.init档或是cfg档的问题，这个我认为是设定的问题，应该只是我
们描述的方式不同，指的都是同一件事
另外今天又做了几个模拟的尝试，发现下层其中的一个spice功能并不是全部fail
这个spice有两个input current，这两个input会经过一组pmos组成的switch来决定要使用
哪一个，但测试时发现只有某一边的输入可以正确work，而另一边则会fail
然而如果将这个spice单独使用nanosim或hspice来模拟时，使用两个input中的任一个，
都能确定功能可以正常运作
目前这点让我觉得比较吊诡，还想不出可能的原因
※ 编辑: hkrist (220.134.38.56), 07/01/2016 18:08:20
13F：推 shengyeh: 建议看仔细log file 确定界面连线 07/01 18:20
14F：→ shengyeh: 我做是标准做法 没什麽问题 07/01 18:22
15F：推 shengyeh: 不过cfg一般用於设定nanosim的模拟条件 07/01 20:54
16F：推 shengyeh: 跟cosim没直接关系 07/01 20:54
好的，谢谢s大的建议
想请问一下如果是介面上的问题，比较有可能在log档内看到怎样的讯息呢?
还有您指的标准做法，可以稍微说明一下让我了解吗?
※ 编辑: hkrist (220.134.38.56), 07/02/2016 00:58:26
※ 编辑: hkrist (220.134.38.56), 07/02/2016 01:00:07
17F：→ shengyeh: 感觉有点隔空捉药 你跑完後其实多很多档案 07/02 11:52
18F：→ shengyeh: .MAP .DGL都要检查一下 07/02 11:54
19F：→ shengyeh: 标准做法conpile netlist 建partition後 执行simv 07/02 11:55
OK，至少知道.map和.dgl都要检查
另外也确定我的做法跟标准做法是相同的，又再排除掉了一些可能出错的因素
※ 编辑: hkrist (220.134.38.56), 07/03/2016 00:18:24