作者jamtu (月光下的智慧)
看板Electronics
标题Re: [问题] LDO中pass transistor的工作区
时间Sat Sep 17 02:14:14 2016
我没有实际tapeout过LDO，不清楚实务上的考量
以下给的建议单纯是就我做一般放大器/ADC的经验来看
首先先厘清一个定义：VDS > VDSAT 即操作在 saturation 或是 subthreshold
VDS < VDSAT 即操作在 linear region (triode region)
这个关系实际上并没有那麽一分为二，不过差不多可以这样看
这个VDSAT会随着device的不同变动，所以你看到0.5V或是0.15V都是可能的值
我用0.18大概就是0.15V左右，但是可能某些高压制程比较高
在电子学课本最基本的model里面，VDSAT定义成VGS-VTH
在相同的VGS之下，由VDS-ID的图得知，VDS若小於VDSAT，电流会变小
所以固定ILOAD，若VIN非常靠近VOUT，首先会先碰到VDSAT这个阻挠
如果要更靠近，操作在linear region
那麽可以想像pass transistor的VGS必须要更大，才能撑住这个电流
至於是更大到多少，看你的制程，我认为空间应该是不大
就小信号稳定度的观点来看，电晶体操作在linear region的Gm会变小
那就看你这整个loop的pole跟zero怎麽摆放去决定了
一般来讲我会认为 主Gm(dominate unity gain frequency Gm/C) 变小系统会更稳定
但是这几年的LDO设计很复杂，我也不敢妄加揣测
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 61.62.111.50
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1474049657.A.55F.html
※ 编辑: jamtu (61.62.111.50), 09/17/2016 02:18:18
1F：推 zxc44560: 推 09/17 12:34
2F：推 wxes60711: LDO linear跟triode都看过有人使用 不过真的要讲LDO 09/17 19:58
3F：→ wxes60711: 应该是要操作在triode 这样dropout voltage才会够低 09/17 19:58
4F：→ wxes60711: 第一行讲错了 saturation跟triode(linear) 09/17 19:59
5F：→ wxes60711: saturation 同样power下 因为Loop gain够大 PSRR可以比 09/17 20:00
6F：→ wxes60711: triode更好 但是compensation比较难做 09/17 20:00
7F：推 shengyeh: 补偿不一定 要看主极点设在在哪里 09/17 20:23
8F：推 wxes60711: saturation pass transistor的high gain会比较难做 09/17 20:29
9F：→ jamtu: 的确还有一个DC loop gain的问题 09/18 00:10
10F：→ jamtu: 我自己前几年有看到有paper的PSRR是注重AC特定频率的部分 09/18 00:11
11F：→ jamtu: 可能这个角度来看就没有那麽critical了 09/18 00:11
12F：推 obov: .18你用native nmos 做LDO 屌打pmos 就电晶体大而已 09/18 02:33