作者susuper (苏舒跑)
看板Electronics
标题Re: [问题] LDO中pass transistor的工作区
时间Sat Sep 17 21:22:03 2016
本身实力可能也还不够
想说可以一起讨论
个人认为一般来说 是建议设计在SAT Region，
毕竟SAT确保你的第二级有足够的Gain而且由於你的Vout与Vin几乎无关，
所以无论DC之Line甚至於低频的PSRR都非常不错
但是若是Wide Region之LDO(10uA to 100mA Up)，
甚至在高负载下也要维持在SAT范围，
自然你的PMOS尺寸要非常的大，
以现实面考量你的IP尺寸光PMOS可以就被干爆了
而且如果取这麽大的尺寸，
相信在轻载PMOS应该会进SUB Region，
但个人觉得进SUB基本上应该没有影响。
但以现实面上我会直接确认规格上最低能接受的Vout 之电压，
在Vgate几乎打开为前提
Design其在最大抽载下，
只要我的VDS能维持在最低Spec规范即可(此未考虑EA之System Mis & Gain Error 偏移)
自然PMOS之尺寸能节省，但是其在大电流抽载下会跑到线性区，
且上面说的随着Vin的变化对Vout的变化自然较大，看取舍，
而如果考虑稳定度，当然前提是您是
甚麽Type的LDO 有外挂CAP或是没有。补偿的方式自然不同。
这又是另外的考量
所以我是认为没有一定说在SAT 好或是Tri 好。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.26.7.227
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1474118526.A.029.html
1F：推 wxes60711: 讲解清楚 推一个 09/17 23:58
2F：→ obov: 负载电流变动范围大的话 根本不可能保证他在哪区 09/18 02:34
3F：→ obov: 尤其是现在讲求low power 没用的时候希望全部0电流 09/18 02:35
4F：→ susuper: 是的 当PMOS的尺寸确定的话 在大范围负载 操作区保证改 09/18 08:31
5F：→ susuper: 变 除非用sense loading 动态去改变PMOS之 等效 mutiple 09/18 08:32
6F：→ susuper: 值 这样可能可以控制PMOS的操作区 09/18 08:32
7F：推 obov: 基本上真正的问题我认为大概就先进制程model准确性 09/19 04:55
8F：→ obov: 应该说在低电流sub区间 09/19 04:55
9F：→ obov: 如果成熟制程我想现在model都已经弄乾净惹 稳定性又高 09/19 04:56
10F：→ susuper: 在sub区间不准确，应该是BSIM的Model的天性，现在一些大 09/19 12:41
11F：→ susuper: 的代工厂应该都有提供Charge Model(好像叫EKV) 提供选择 09/19 12:42