一点浅见，提供给您参考，欢迎指教~ 以OP来说，只要你能够给无限量的电流，基本上多大的电容都推得动。当然这不是我们想 要做的事情，因此，我们会根据系统所需要的操作速度而决定OP的频宽。 举个简单的例子，假设你要做一个unit gain buffer，输入讯号频率是10 MHz，那麽OP至 少就要有10 MHz以上的GBW，才能确保讯号完整传输。 假设我们用fold cascode来做unit gain buffer(只是举例，事实上fold cascode要做 buffer得视情况做一些架构变动)，根据公式告诉我们fold cascode的GBW为gm/(2*pi*CL) GBW已知要10 MHz，剩下的就是CL的假设。您可能会好奇，为什麽不是假设gm?因为gm代表 着所需要消耗的电流大小，我希望藉由假设电路需要驱动的CL後进而求出gm，此时的gm才 不会是一个over design，因为gm关系着整体的功耗。 虽然说CL是假设，但事实上，CL蛮容易评估的。CL不外乎就是 1.OP本身的杂散电容(Cdb、Cgd)，以杂散等级来说，通常是在0.XpF附近 2.输出端要推动的负载电容，假设你的OP输出直接用示波器探棒量测，那根据探棒的种 类，从个位数到20pF都有可能(一般而言探棒上会标注) 3.另外有可能就是unit gain buffer推的是另外一颗OP，那您的负载电容就是另外一颗 OP的输入电容 4.Layout造成的寄生电容 我们已1+2+4的情况来看，我预估杂散约在0.5pF、探棒上面标示着10pF、Layout大约0.1p ，因此我预估CL为10+0.5+0.1=10.6pF，所以我所需要的 gm=(10.6e-12)*10e6*2*pi=0.665 mA/V 求得gm之後我就可以设计OP所需要的偏压电流以及W/L的值(这里就有很多流派的设计方法 了，我习惯使用gm/id来设计)，基本上到这里，您应该可以大略推算出整体消耗的电流会 是多少了。 至於变动CL会造成GBW的变化，由上述的公式就可以看出绝对的关系。若是fold cascode 的话，基本上是单极点系统，除非size大得夸张，否则PM应该落於90度附近。如果改变CL 造成PM变动很大的话，大多是因为您双/多极点系统频率补偿上没做好。以Two stage miller OP的架构来说，若不是第二级的电流过小，就是米勒补偿的电容太小。 ※ 引述《zxc44560 (拉基)》之铭言： : 大家好， : 我想问的是平常在设计OPA时挂在Vout的CL负载电容，看过CL的范围有0.1pF~10pF。 : 我查网路上说。 : CL为等效电容负载，可视为输出端、负载与其他杂散电容等的总和。 : 我之前大学做专题时，教授是跟我说电容值越大代表你的OPA驱动能力越好， : 所以设计OPA时负载电容会挂大一点，方便之後电路的设计? : 但是我现在做时，教授是跟我说CL代表你的画layout後的电路的寄生电容。 : 应该就跟网路上查的意思差不多的? : 但我尝试过设计时CL更动，PM跟GBW会差异非常大。 : 所以想问问正确的意思是甚麽以及要怎麽选择CL负载电容的电容值。 : 谢谢。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.169.140.28 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1475165985.A.90C.html