作者m3365789 (demo)
看板Electronics
标题[问题] CIC filter
时间Sun Jun 11 21:36:29 2017
各位好,
小弟目前在做delta sigma ADC,
输出要求14bit,
已经做好前面的modulator,
要开始做decimation filter,
目前看书上的架构做cic filter,
降频率为32,
http://i.imgur.com/12HXUPK.jpg
架构如上图,
但我不清楚电路如何实现,
cic filter里面的adder/register要几bit?
还是用规格需求的14bit就可以了？
有找到一个计算register的bit数:
Win+(Q log2(D)=1+4log2(32)=21bits
Win:input bit number
Q:cic stage
D:decimation factor
是这样计算吗？
然後还有一个问题,
有些文章会提到,
cic filter会造成讯号衰减,
所以後面要加一个补偿FIR filter,
可是cic filter不是数位的吗？
怎麽会有衰减…
由於目前急着先交出一个版本,
也根本没时间去做FIR filter的乘法器,
如果modulator直接接上cic filter,
这样行得通吗？
求大神指点,
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 27.242.225.25
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1497188191.A.C96.html
※ 编辑: m3365789 (27.242.225.25), 06/11/2017 21:41:04
※ 编辑: m3365789 (27.242.225.25), 06/11/2017 22:02:20
※ 编辑: m3365789 (27.242.225.25), 06/11/2017 22:11:47
※ 编辑: m3365789 (27.242.225.25), 06/12/2017 01:21:12
1F：推 bxxl: digital filter也会有频率响应,Q级cic的响应是sinc的Q次方 06/12 12:22
2F：→ bxxl: 不补就是你频率响应靠近边边时会衰减 06/12 12:23