作者hsucheng (Marshall)
看板Electronics
标题[问题] DesignCompiler中的incre与boundary?
时间Sun Jul 16 00:45:36 2017
各位好:
最近在Design Compiler遇到一个问题
1. 请问Compile指令下的 incremental mapping，是甚麽意思呢?
我笔记是写: 只做gate最佳化而不做logic最佳化
可以帮我举个例子吗?
2. boundary optimization的差异是?
我需要一个delay line，两颗反向器串接，但会被优化掉成一条线(或buffer)
如何让这两颗不会被优化掉?
这是跟boundary optimization有关的吗?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.172.248.191
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1500137138.A.3D4.html
※ 编辑: hsucheng (1.172.248.191), 07/16/2017 00:48:52
1F：→ hsnuyi: 2. 不是 这是进行cross module opt用的 你需要下don't tou 07/16 01:25
2F：→ hsnuyi: ch 07/16 01:25
3F：→ hsnuyi: 再者 你确定这是你要的? 走线delay也要考虑吧? inv的delay 07/16 01:42
4F：→ hsnuyi: 你可以确保? 07/16 01:42
了解了，我现在做的有点类似边缘触发，需要产生两根脚之间的延迟
5F：→ mmonkeyboyy: 1 针对现有的罗辑去做优化(不再更动逻辑) 07/16 02:48
6F：→ mmonkeyboyy: 像是你有个讯号太慢 从一个inv来 它会帮你换一个inv 07/16 02:49
7F：→ mmonkeyboyy: 而不是帮你把这个inv跟其他逻辑闸合并简化逻辑来得到 07/16 02:50
8F：→ mmonkeyboyy: 加速 2. 就如一楼所说 主要是清理模块之间不需要 07/16 02:51
9F：→ mmonkeyboyy: 的buffera 你要的功能就是dont touch 07/16 02:52
10F：→ mmonkeyboyy: 跑完用sta再看一眼就好 07/16 02:52
我针对那个delayline下了dont touch，的确所有gate都有保留了
再测试一下timing符不符合，感谢!!
※ 编辑: hsucheng (1.172.248.191), 07/16/2017 10:07:02