作者bridgepons (花贵宾)
看板Electronics
标题[问题] virtuoso转出CDL(spice Netlist)出现问题
时间Sun Dec 3 10:52:27 2017
我想自己画一个电路图,然後在virtuoso里面依据我画出的电路图,来画IC Layout
我已经伺服器里面放置了想关tf drf drc的档案,就欠一章电路图~~
所以我使用cadence里面的composer-schematic 这个功能来画电路~
我使用symbol是virtuoso里面的analogLib叫出来的~~
後来我画完有check and save , 接着要Export 出 CDL
但出现failed.....後来我查询了一下
出现底下错误:
Running Artist Hierarchical Netlisting ...
ERROR: Netlister: unable to descend into any of the views defined in the view
list: "auCdl schematic" for instance I10 in cell layout_example.
Either add one of these views to: Library: analogLib Cell: dummy or modify
the view list to contain an existing view.
End netlisting Dec 3 10:48:55 2017
ERROR (OSSHNL): Error(s) found during netlisting. The netlist may be corrupt
or may not be produced at all.
To generate correct netlist, fix the errors and re-netlist.
啊~~可是我的电路图没使用I10的元件啊~~~
PTT 电子电机版的版友...谁可以帮帮我啊~~
谢谢 ~~~~~
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.133.143.211
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1512269549.A.814.html
1F：推 andymust: 放个图上来看看 12/03 12:30
怎样的图...画的电路图吗? 还没有Layout图喔~
https://i.imgur.com/cebEpcE.png
※ 编辑: bridgepons (110.50.163.166), 12/03/2017 12:33:23
※ 编辑: bridgepons (110.50.163.166), 12/03/2017 12:41:56
2F：推 andymust: 你vdd gnd 是用I/O Pin设定? 12/03 12:50
3F：→ andymust: 因为vdd gnd 在analoglib 有symbol可以叫进来 12/03 12:51
4F：推 andymust: M4的w按Q重新设定一下应该就可以了 抱歉 刚刚没仔细看 12/03 12:58
5F：→ andymust: 还有M3也要 看能否解决问题 12/03 13:00
andymust大,我改了M4和M3的W值 改成10u 後面没有标点符号是吗?
可是还是不能export出CDL啊~~~
※ 编辑: bridgepons (110.50.163.166), 12/03/2017 13:08:35
6F：推 andymust: 是的 像你其他的mos就没有小数点 像是8u那颗 12/03 13:11
不行耶...我之前有试画简单的反相器的电路图...里面的W就有小数位~~
可以输出spice...
还是要设定模拟的参数...可是我只要画IC Layout需要吗??
谢谢~
※ 编辑: bridgepons (110.50.163.166), 12/03/2017 13:54:57
7F：推 andymust: 不用模拟啦 重点是spice没有转成功 12/03 20:14
8F：推 andymust: nch pch 是台积的制程吧 好像不是在analoglib底下的 12/03 22:07
9F：推 k200630901: 可以查看si.log,应该会跟你说 那边出错 12/06 07:01
10F：推 a5719572: 就我..看到的错误 vdd gnd可以用analog lib里面的symbol 12/07 09:26
11F：→ a5719572: 叫出,然後交叉比对是不是软体与授权的问题 先转一个简 12/07 09:27
12F：→ a5719572: 单的电路 例如inv看看 是你的电路接法问题转不出来 或是 12/07 09:28
13F：→ a5719572: 其他的错误 导致结果err，还有 M3 M4 body端别这样接 12/07 09:32
谢谢楼上der....那我将M3 M4 的body端个别往上啦~~好了..
vdd gnd我再单独叫symbol出来好惹~~
※ 编辑: bridgepons (220.133.143.211), 12/07/2017 19:58:56