作者bail954032 (emilyher)
看板Electronics
标题Re: [问题] PLL频宽该怎麽设计? 如何回答比较好?
时间Wed Jan 10 03:49:08 2018
学长您好 看到您的留言觉得非常受用
请问可以跟您求那篇paper的名字吗 replica charge pump with diff pair
感激！！
※ 引述《deathcustom (litron-intl)》之铭言：
: ※ 引述《razavii (拉拉米)》之铭言：
: : 学长面试,面试官问他
: : 1.PLL频宽要怎麽设计
: : 2.频宽要怎麽设计noise会比较小
: : 学长想到上课的时候老师说
: : PLL频宽大约设计在reference freq.的1/10
: : 稳定度会比较好...noise..?
: : 这个答案面试官好像不太满意
: : 请问版上前辈,若口委,或面试官问到这题
: : 请问要怎麽回答会比较好,thx!
: http://bbs.innoing.com/archiver/tid-4105.html
: 参阅这个
: 那个所谓的1/10八成是老师怎麽讲你(或你学长)就怎麽记
: 基本上PLL我们要拆成几个部分，每一部分都会造成noise
: 1. PFD，跟底下Divider一样，看似数位的元件其实考虑noise时都要用类比来考量
: 2. CP(charge pump)，怎麽让Iup跟Idn完全相同是一个很老的问题了
: 除了在CP本身的构造上动手脚，现在也在loop-filter的结构动手脚了
: 3. loop-filter，纯passive的有thermal noise，现在的结构往往增加OP
: 那就是额外的noise
: 4. VCO，你那个varactor......颗颗，所以才说VCO是noise的主要来源
: 5. Divider，除频器的构造决定VCO输出是不是能准确的被除频
: 你要考虑哪个部份的noise是你的主要考量来决定你的设计......
--
Sent by PTTNOW from my
D6653
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 35.3.4.200
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1515527349.A.0D3.html
1F：推 deathcustom: 你要我跟你讲一篇我五年前提及的论文，实在...... 01/10 15:57
2F：→ deathcustom: Jae-Shin Lee et al. Electronics Letters Vol. 36 01/10 15:58
3F：→ deathcustom: No. 23 01/10 15:58
4F：推 deathcustom: 还有Microelectronics Journal 46(2015) p. 422-430 01/10 16:01
5F：→ deathcustom: 其实你自己google charge pump mismatch就可以找到 01/10 16:02
6F：→ deathcustom: 很多相关的论文了~"~ 01/10 16:02
7F：推 im7260393: 推楼上善心大神！ 01/12 23:44