作者gecer (gecer)
看板Electronics
标题[问题] IC 设计流程问题
时间Thu Jan 18 22:24:51 2018
数位电路通常由verilog 产生电路 但是verilog只有逻辑的部分 请问power rail 在晶
片设计流程中是由哪个步骤/方法实现?
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.255.243.88
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1516285493.A.C48.html
1F：推 mmonkeyboyy: P&R 01/19 00:18
2F：→ mmonkeyboyy: 这也是要交作业了吗 Q_Q 01/19 00:19
3F：推 ptta: 这上新思网站查一下就有了吧？ 01/19 01:18
4F：推 a5719572: 同意楼上 上面的资讯看一下 会有你知道的资讯 01/19 14:07
5F：推 bbuc: 正常来说 不会知道去新思网站找吧 03/16 02:06