作者sam005 (猪油)
看板Electronics
标题[问题] CDL OUT问题
时间Mon May 7 10:16:50 2018
小弟在做CDL OUT时发现电阻只会产生总值
请问该如何设定才能有W,L值出来?
有试过选项check Resistors: value/size/none
转出来的netlist都一样是总值
就像 RR6 GND GND 7.775K m=1 $.MODEL=PR
感谢大家
--
就算是friend最後还是会end
就算是believe中间还是藏lie
就算是lover最终还是会over
就算是fuck起初也要有fu
就算是forget至少曾经有get
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 60.248.111.135
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1525659413.A.F84.html
1F：→ mmonkeyboyy: 那家的CDL? 05/07 20:37
2F：推 mmonkeyboyy: -hier 看看 05/07 20:42
3F：推 jfsu: 碰过...找CAD吧 05/08 00:12
4F：→ sam005: 是virtuoso的CDL 05/09 09:08
5F：推 smartbit: 先看你用电阻cell 有没有定义WL 05/09 19:08
6F：推 smartbit: 或者要修改cell CDL output format 05/09 19:10
7F：→ mmonkeyboyy: 我没记错就是 -hier打下去就会看到有没有下面的东西 05/10 23:12
8F：→ mmonkeyboyy: 如果是 好 点的公司制程90~28应该都有的 05/10 23:13
9F：→ sam005: 後来改变CDF设定就能取出WL 感谢大家 05/14 14:52
10F：推 mmonkeyboyy: 是不是要引入一堆subckt? 05/14 22:12
11F：→ sam005: 对, 因为变成由XR来呼叫, 所以需要source.added 05/15 20:23
12F：→ mmonkeyboyy: 哈 好那我没想错方向 感谢你还会上来说明解法 05/15 21:50