作者rondoss (好好篮球员)
看板Electronics
标题[问题] hspice的移位暂存器电路
时间Wed May 30 01:11:26 2018
小弟是最近才接触程式电路，最近我遇到移位暂存器的问题，请各位大大花宝贵的时间帮小弟我解决电路的问题，电路图如下
*shift Register
.option list node post
.protect
.lib 'l35uhv12v.lib' l35uhv33v_tt
.unprotect
.op
.global Vdd Vss
.Model mp pmos
.Model mn nmos
Vdd Vdd 0 3.0
Vss Vss 0 0
Vin in 0 pwl(0,0v 0.2u,0v 0.2001u,5v 0.3u,5v 0.3001u,0)
Vclk clk 0 pulse(0 0.9 0 0 0 0.05u 0.1u)
.subckt inv vin vout
mp1 vout vin Vdd Vdd mp W=5u L=1u
mn1 vout vin Vss Vss mn W=5u L=1u
.ends
xinv1 D1 Q1 inv
xinv2 Q1 D1 inv
xinv3 D2 Q2 inv
xinv4 Q2 D2 inv
xinv5 D3 Q3 inv
xinv6 Q3 D3 inv
xinv7 D4 Q4 inv
xinv8 Q4 D4 inv
xinv9 D5 Q5 inv
xinv10 Q5 D5 inv
xinv11 D6 Q6 inv
xinv12 Q6 D6 inv
xinvclk clk clkb inv
mn2 in clk D1 D1 mn W=3u L=1u
mn3 Q1 clkb D2 D2 mn W=3u L=1u
mn4 Q2 clk D3 D3 mn W=3u L=1u
mn5 Q3 clkb D4 D4 mn W=3u L=1u
mn6 Q4 clk D5 D5 mn W=3u L=1u
mn7 Q5 clkb D6 D6 mn W=3u L=1u
.Tran 1ns 10us
.end
副本站内信 求bug 跪求大大站内解答
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.252.163.77
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1527613888.A.DF4.html
1F：推 mmonkeyboyy: 你的问题是啥? 05/30 01:53
2F：→ rondoss: 问题是输出的图形都怪怪 05/30 08:21
3F：→ rondoss: 但Q1的输出是成功的反向波形 05/30 09:11
4F：→ rondoss: 之後Q2、Q3等等，波形都怪怪的 05/30 09:14
5F：推 mmonkeyboyy: 这可能 hold time violation吧 我随便猜猜的 05/30 10:16
6F：→ samm3320: 你要不要先建一个dff搞定後再兜shift register 05/30 15:20
7F：→ soonlih: 为什麽in讯号是5V clk是0.9V而VDD是3V? 你用的 model本来 05/31 03:13
8F：→ soonlih: 就这样吗？ 05/31 03:13
9F：推 jeffych: 给楼上推 真有耐心 还会帮忙debug 05/31 10:16
10F：推 mmonkeyboyy: 真的推 有耐心真好XD 05/31 10:57
11F：→ rondoss: 给S大 可站念信吗 05/31 11:43
12F：→ rondoss: 内 05/31 12:12
13F：推 samm3320: 两个lat用nmos接起来是没办法对传的吧 05/31 14:13
14F：推 soonlih: 我其实看不太懂你的电路想接什麽，我猜你是想做DFF? 但你 06/01 02:57
15F：→ soonlih: 接线好像是错的? 而且transmission gate的N/PMOS好像也 06/01 02:59
16F：→ soonlih: 有问题，你看一下你的电路图在决定接什麽吧。另外body应 06/01 03:00
17F：→ soonlih: 该也接错了 06/01 03:00
19F：→ rondoss: 对 就是s大的图 就是clk为1导通 为0不通 06/01 09:23
20F：→ rondoss: 我是想说用nmos为控制开关 作6-gate的sr电路 06/01 09:25
21F：→ soonlih: 但你的电路接法是错的啊...你先按照电路图去接出DFF吧 06/01 10:33
22F：→ rondoss: 是哪边接错呢 06/01 10:40
23F：→ soonlih: 1. 你的N/PMOS的body接错,分别还是要接VSS VDD 06/01 11:07
24F：→ soonlih: 2. Latch的inv之间还是有一个开关,你的电路好像没有接 06/01 11:08
25F：→ soonlih: 不过我没试过这种接法的dff,所以做出来应该还是要看波型 06/01 11:09
26F：→ soonlih: 3. 你的in跟clk很怪,让讯号都吃到VDD吧 06/01 11:11
27F：→ soonlih: 4. 额外小建议,netlist和testbench分开写 06/01 11:12
28F：→ samm3320: 你这种接法也没办法实现SRLAT吧，而且你要做shift regis 06/01 12:37
29F：→ samm3320: ter需要dff不是srlat 06/01 12:37
30F：→ zxc44560: 换个dff应该就可以做出来了 06/01 14:16
31F：→ rondoss: 所以要作出shift register 是用dff组成的吗 06/01 15:35
32F：推 samm3320: 你可以参考shift register的wiki 06/01 16:06
33F：→ soonlih: 同楼上，除非你做Dynamic type但我想你先把typical做完吧 06/01 16:41