作者sweep96540 (Demon御玄)
看板Electronics
标题[请益] vivado Verilog primitive的问题
时间Thu Jul 5 20:11:04 2018
http://i.imgur.com/UbwH18Y.jpg
大家好 最近在自学Verilog
目前遇到一个问题就是在编译的时候一直会出现 primitive not supported
不知是我哪里打错了 可是上网复制其他程式码还是不行编译
请问各位高手的意见
另外图拍得不好不好意思
-----
Sent from JPTT on my Xiaomi Redmi 5.
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 49.158.185.68
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1530792667.A.D45.html
1F：推 hsucheng: 这coding style很酷 07/05 21:10
2F：→ hsucheng: 另外 primitive是不能合成的 07/05 21:18
3F：→ sweep96540: h大知道是什麽问题吗？ coding到时候我在参考大家怎麽 07/05 21:19
4F：→ sweep96540: 排版的 07/05 21:19
5F：→ sweep96540: 我了解意思了感谢 07/05 23:08