※ 引述《billyzx (阿一一)》之铭言： : 小弟第一次发文想请问各位大大关於post-sim的问题（手机发文不确定格式是否会乱，抱 : 歉） : 1.一般tape out前都会跑完吗（不管学术或业界，类比或数位）？ 只针对数位IC学术界经由CIC下线，一定需要缴交经 Fast-SPICE post-sim 模拟结果， 并需要包含 PVT variations 考量。 : 2.如果不会的话，正常cell-base gate count太大可能没办法跑完 whole chip 的 post- : sim，在类比方面有没有类似gate count 的东西去衡量到底电路算不算很大？ 数位一般用 Fast-SPICE 都可以进行 post-sim 模拟，类比电路通常模拟的问题 不是很大，是模拟时间需要比较久（有些电路收敛时间要用 ms 来算的) : 3.如果会的话模拟总共花多少时间算是正常或是合理的？ 这种问题没有意义，需要跑的验证有时间就靠模拟验证完整， 没时间就先验证比较主要功能。所以 Full-Chip Simulation 有的时候部分模组会 用Verilog层级模拟与类比电路进行混合式讯号模拟，加速模拟速度。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.123.101.43 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1538010058.A.966.html