作者paul09253336 (paulma)
看板Electronics
标题[问题] dc compiler mapping cell有误？
时间Mon Oct 29 16:45:09 2018
大家好
小弟我最近正在学习DC Compiler
我目前需要使用到tsmc .18制程中ADDFHX4这个cell
我首先写了一个简单的verilog.去测试，顺便看一下一个cell的面积、power
https://i.imgur.com/XhDZk3N.jpg
然後我写了一个tcl去跑
出来的结果面积是76.5072，速度是0.33ns
但我实际去对CIC给的cell library後，发现这个cell的面积应该是116.424 ，速度不应
该这麽慢才对
於是我用面积去对应一下，发现可能对应到ADDFX4这个cell
.我想请问有没有人遇过这个问题，或是有什麽方式可以解决？
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 27.247.13.210
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1540802711.A.8D0.html
1F：推 hsucheng: 把优化关掉，或设donttouch 10/29 17:30
2F：→ paul09253336: 感恩 我写了 set_dont_touch [get_cells] 就解决了 10/29 21:12
3F：→ hank821017: 制程的东西 数字直接写出来没问题吗@@？ 10/30 22:10