作者Skytrax (Skytrax)
看板Electronics
标题All digital dsm design flow
时间Sun Nov 18 03:18:56 2018
各位版上的先进好：
最近刚接触设计fractional N PLL, 对於里面的ddsm设计流程有所疑问。
想请问版上的先进， ddsm在有了设计规格後，设计流程该怎麽执行？是一般的数位电路
设计流程吗？就是用verilog然後synthesis gate level然後模拟这样吗？想说不可能直
接用transistor level custom design...由於不是很清楚整个可靠的flow,希望各位不吝
赐教...
感激不尽...
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 37.228.233.8
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1542482339.A.7DF.html
1F：→ ery001: 均可，看自己熟哪个流程 12/06 09:06
2F：→ ery001: 基本上在业界两种方式都存在 12/06 09:08