作者changebob (changebob)
看板Electronics
标题[问题] 询问有关在封装内类比和数位的地
时间Mon Jan 14 20:43:32 2019
各位好，小弟最近对於数位和类比的切地有些疑问
，网路上搜寻的结果在PCB当中都会将数位和类比的
地使用bead或0ohm来做分地的作用。
想请教一下，通常在封装内部数位电路和类比电路
也是要做分地的作用吗?
因为最近在看CPU的datasheet的pin list好像都只会有
一个VSS的地，且接到PCB上也不会看到有做分地的设计。
是因为通常在做设计时候在封装内才会做分地(类比地
、数位地、PLL的地)，但是在PCB端的地是可以相连的吗?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.228.26.38
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1547469814.A.F90.html
1F：推 hsucheng: 数位的会有clk震荡，容易有SI干扰类比 01/14 20:47
2F：→ hsucheng: 杂讯处理的好AGND跟DGND共地是没啥问题的 01/14 20:48
3F：推 kameng: mixed signal 分agnd dgnd很常见吧 一堆 converter都有 01/14 23:16
4F：推 Schottky: CPU 主要属於数位，你看的那颗有类比部份吗？ 01/15 03:26
5F：→ Schottky: 高频还有其他考量，把 GND layer 切开 AGND 和 DGND 01/15 03:28
6F：→ Schottky: 有时反而会更糟(阻挡高频回流路径)，只能共地了 01/15 03:29
7F：推 swhss: 这边可能是单晶片，所以有数位、PLL和类比在一起 01/15 03:50
8F：→ swhss: 一般CPU也有少许测温度和PLL，也是要处理相同问题 01/15 03:50
9F：→ swhss: 如果没有分开的AVDD/AVSS，在layout时还是会分地 01/15 03:50
10F：→ changebob: 感谢各位的回覆，因为最近在啃spec但是看到电压部分有 01/15 11:05
11F：→ changebob: 分类比跟数位,且在封装上和板子上都只看到一个VSS或是 01/15 11:05
12F：→ changebob: 共地接法，所以才想询问在封装内是否会合并还是会分地 01/15 11:05
13F：推 darky897: 通常spec怎麽开就怎麽接就好 内部有时候会因为杂讯或ESD 01/15 19:58
14F：→ darky897: 问题做分地或分VDD 01/15 19:58
15F：推 mmonkeyboyy: 大颗的还会分电源 所以别管了 这是另一门学问的 01/16 02:21
16F：→ mmonkeyboyy: 这包含封装 ESD 等设计都有相关 一般这最前和最後端 01/16 02:22
17F：→ mmonkeyboyy: 的人会通盘考量 内部一般还蛮常先分开 再合上 01/16 02:23