作者wta470 (koxn)
看板Electronics
标题[问题] verilog中两个记忆体的位置资讯参照
时间Thu Jan 17 01:21:03 2019
各位先进好
最近写verilog到一个问题想了很久一直解不出来
现在有两个Memory bank
我要搜寻第二个bank里面的所有数值
并且分成9种case
搜寻第二个bank中其中一个位置的资料读出来後判别是哪种case并且要把第一个bank中相
同位置的值读取出来并另外储存起来作为後面矩阵运算用途
所以最後总共会有9个矩阵
另外因为bank非常多也没办法硬写
约有500000个 8bit
最後每种case大概都要输出5万多个值
请问有没有人愿意给些意见提点一下
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 27.246.36.78
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1547659265.A.2B0.html
1F：推 mmonkeyboyy: 做 ml的吼 XD 01/17 04:31
2F：推 mmonkeyboyy: 用模块FOR LOOP 这应该是解法 01/18 01:36
3F：→ wta470: 感谢m大 我目前也是用for来写 只是想问看看有没有更好的 01/18 14:51
4F：→ wta470: 解法 01/18 14:51
5F：推 hsucheng: 用counter当记忆体位置? 是这个意思吗? 01/19 00:09
6F：推 bookstar07: 把两个bank输出接一个分类器 01/19 20:28
7F：→ bookstar07: 资料宽度以bank宽度来定 01/19 20:28
8F：→ bookstar07: 用counter跑addr累加 01/19 20:28
9F：→ bookstar07: 这样比用for省超多面积吧……… 01/19 20:28
10F：→ bookstar07: 不然後面运算如果是软体 01/19 20:30
11F：→ bookstar07: 就直接写tb吐mem资料 01/19 20:31
12F：→ bookstar07: 用软体分类就好 01/19 20:31
13F：推 mmonkeyboyy: 我猜他就是想面积换速度啊.... 01/20 00:52
14F：推 hsucheng: ram用dual port好像能2读，但不知道楼主的memory用甚麽 01/20 01:12
15F：→ bookstar07: m大 可是一般mem的输出频宽也有限啊XD 没必要用到for 01/20 02:49
16F：推 mmonkeyboyy: 这就要看他的东西是什麽了 我不久之前才做一个类似 01/20 02:55
17F：→ mmonkeyboyy: 的 就是要把memory 用到不行来加速 01/20 02:56
18F：→ mmonkeyboyy: 不过这真的是很值得讨论 要看设计架构了 01/20 02:56
19F：→ mmonkeyboyy: 你可以multiple way & overlap来解决频宽 01/20 02:57
20F：→ mmonkeyboyy: 其实这是个厚问 不过总比一堆学生瞎问好多了 01/20 02:57
21F：推 bookstar07: 就算存取overlap其实不影响後面分类电路的大小吧? 01/20 03:19
22F：→ bookstar07: 毕竟如果考虑到mem delay之类的 需要cycle数 01/20 03:20
23F：→ bookstar07: 会远远大於纯组合逻辑的分类电路 01/20 03:21
24F：→ bookstar07: 不过真的还是要看前後设计需求 才能取舍啦 01/20 03:22
25F：推 mmonkeyboyy: 主要是它要分9类 9个矩阵 一般来说 这样设计 会倾向 01/20 05:24
26F：→ mmonkeyboyy: 於memory存取为导向的设计 那自然会有很多distrbuted 01/20 05:25
27F：→ mmonkeyboyy: memory ASIC来说 就是看愿不愿意花钱 01/20 05:25
28F：→ mmonkeyboyy: FPGA来说就是看BRAM利用率多高 01/20 05:26
29F：→ mmonkeyboyy: 分类都是小事bandwidth是大事 还有conjestion 01/20 05:26
30F：→ mmonkeyboyy: 我之前案子就是用FPGA ASIC都做上了 蛮多细部设计 01/20 05:27
31F：→ mmonkeyboyy: 要调整 你说的没错 这cost差非常多 01/20 05:28
32F：→ mmonkeyboyy: 所以其实要搭的是burst mode memory 01/20 05:28
33F：→ mmonkeyboyy: 一般这样电路 除非有严重面积上的要求(笑) 要不然 01/20 05:29
34F：→ mmonkeyboyy: 会走memory为主体的设计先 来达到PP ratio先 01/20 05:30
35F：→ wta470: 感谢各位学长给的意见 其实我还只是个小研究生 还没想到 01/21 23:21
36F：→ wta470: 那麽远 现在只求把功能写出来正确就可以了 01/21 23:21