作者yoche2000 (柳面包的寿司)
看板Electronics
标题[问题] VHDL vs Verilog
时间Mon Oct 28 23:37:23 2019
是这样的 小弟在香港学店读EE
有门逻辑电路的课，教授用FPGA当辅助教材。
像是最基本的CLA Adder, Latch, 各式FF，etc.
都要我们用VHDL写出来(在vivado上
作业不难 但每个题都要用VHDL写
就会像上周 陪Vivado共度良宵
两个小疑问
每次写个component就要 synthesis 一次
学校电脑不差，但每次改几个字元就要再等几十秒
开testbench 要跑implementaion又是几十秒
我知道FPGA厉害在哪 也看过YT有人用FPGA做显卡CPU之类的
但用FPGA做这种规模小的用途会不会有点CP值太低
(但可以帮我synthesis出漂亮电路图是还不错就是了
(其实我觉得用硬用Vivado只是因为Xilinx跟这个教授有个已经跑三年的计画..
第二就是在设定project时常常点到verilog
爬文发现verilog好像比较多用
虽然就跟任何程式语言一样 学观念再转语言非难事
但为何不直接用Verilog (不是请大家通灵but推理
PS 每次下课前，教授就会打开Linkedin之类的网站
搜寻 FPGA VHDL，然後说:看! VHDL这东西一堆出路呢!
电板首PO 请大家小力鞭
--
◢
◥ ▄▁ ▃▃ ◢ ◣◢ ▂ ▁ ALWAYZ2, LOVELYZ
▂◤ ▋◢◣◥▎ ◣▎▊ ◤▄◣▅▊◥▅◤▅▎ 2nd Summer Concert
◣ ◣ ◤ ◤▏▊ ▍▅▎ ◢◤◣ ◥▅◤◢ ◢◤▄▃
◥◥◤▂ ◥◣▁◥▊◥◤◤◣◣◢▏▁▃▄▂▆ ◣ 2019.8.2-4 Seoul
◥▄ ◣▃▃▄ ◢ ◣▅
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 144.214.92.21 (香港)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1572277048.A.572.html
1F：推 tkhan: verilog语法随便，很容易写成C ，无法synthesis.. 10/29 00:11
2F：推 a12349221: 国外都用VHDL, 台湾都用verilog, 这是个很奇妙的现象 10/29 07:16
3F：推 dululu: 测试就上FGPA感觉不太常见 一般不都是 local sim 之後再上 10/29 09:35
4F：推 r901042004: Vivado也可以纯做simulation啊 10/29 10:25
5F：推 Aquatics: 两个都学啊 10/29 12:41
6F：推 www85109: 我觉得VHDL比较好读 10/29 17:51
7F：→ wildwolf: 在台湾工作就学Verilog 10/30 08:42
8F：推 impressure: 应该是欧洲比较多再用VHDL.其实你写verilog也可以自己 12/17 10:01
9F：→ impressure: 写的很严谨.....只是要多写一些字而已. 12/17 10:01
10F：→ impressure: 设计电路用那种都没差...要先有电路架构再coding才有w 12/17 10:05
11F：→ impressure: aveform.但是业界很多人是反过来先弄waveform再coding 12/17 10:05
12F：→ impressure: .....所以可会有些潜藏的bug. 12/17 10:05