作者wildwolf (可爱的哲哲)
看板Electronics
标题Re: [问题] 关於standard cell layout
时间Wed Dec 11 08:31:39 2019
※ 引述《andy19930905 (andy19930905)》之铭言：
: 目前在弄一个D型正反器
: 但目前有点苦恼 因为据说standard cell layout
: 跟一般数位电路layout 差异不小 听说金属是可
: 以在poly上走线的 然後我是只能用1p2m
cell 的 layout 为了配合自动绕线软体，出 pin 的位置最好可以跟 grid
多几个交点，同时 cell power line 宽度要一致，DRC问题也要考量旁边的
cell 密合相接时的DRC问题，因此通常也会规定最大的PMOS/NMOS宽度，超过
的部分要用并联来画。
: .18制程 某些source drain的contact 好像为了走线方便可
: 以挖掉 请问大部分的standard cell都这样
: 设计吗？
怎麽画不是重点，上面的规则比较重要。另外奇数层(M1,M3,M5..)金属只能走横向，
偶数层(M2,M4,M6..)金属只能走垂直方向。
: 理想型是vdd vss旁都不能有poly 走线?
power line 因为在自动布局绕线中会跟上下的 cell 共用，所以要考虑在这种
情况下，是不是有些 layer 不能太靠近 power line。另外像 NWELL contact，
和 PSUB contact因此就通常会刻意离开 power line 一些距离，而不能够在
power line 里面放置这些 WELL contact。
: 还是有些数位电路会因为设计的限制而不能
: 用standard cell的方式走线 想好好理解这个
没这种事，所有的数位电路都可以画成符合 standard cell 的要求的形式，
不过通常 standard cell 只用 M1 来绕线，除非你用的制程有九层以上的金属层，
那才会用 M1/M2 来画 standard cell。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.123.101.43 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1576024301.A.CAA.html
1F：推 Caiden: 推 12/12 02:04
2F：推 andy19930905: 谢谢 不过我昨天刚布局完 只用1poly 1metal 但很难 12/12 05:56
3F：→ andy19930905: 单纯说metal 1完全垂直 因为我有参考fab厂提供的s 12/12 05:56
4F：→ andy19930905: td cell 12/12 05:56
5F：→ andy19930905: 他有些路径也是绕很远 对了 我数位部份是5V的mos元 12/12 05:56
6F：→ andy19930905: 件 poly length非常宽 pmos nmos的length有些许差 12/12 05:56
7F：→ andy19930905: 异 poly minlenth差了0.1um 12/12 05:56
8F：推 andy19930905: 然後m2是加厚的rule 12/12 05:59
9F：推 soonlih: 推 12/28 11:35