※ 引述《woko (孤.独.一.痕)》之铭言： : 最近开始接一些fully differential OP的案子 : 最近发现一个比较特殊的CMFB电路 : 做法是把CMFB差动对(PMOS)上面的偏压电流故意拆成两道 : 然後再插入一个数百K的电阻在两颗差动对PMOS的S端 : 请问这种做法的用意是甚麽呢? : (看注记有些说for ac response而设计) : 可是跑不出甚麽差异 : 这种电路有甚麽关键字可以搜寻呢? : 希望各位先进不吝提出一些看法 : 谢谢~ 这个做法会提升CMFB common-mode input range (VOP+VON)/2可忍受的范围增加 可以想像当电阻趋近无限大时，VGS几乎不随输入信号改变而改变 所以可以忍受各种不同input的状况下，电流都会几乎平均分配在两路 但当电阻等於0时，input能忍受的变动范围可能不超过100mV，电流会集中在同一路。 这个做法的缺点是common-mode loop-gain会变得相当低 因为做source degeneration等效的gm会降低 这样你要锁住的目标电压就会不太准 直觉上，CMFB里面current-mirror如果有5% mismatch 假设CMFB input gm/ID是20 这样等效上你就是看到2.5mV的offset 假设你用很重的source degeneration，R用gm的10倍，gm变成了1/10 你就会看到25mV的offset 同时，你的速度也会变得比较慢 至於有人提到稳定度变差的问题，我认为要看架构 一般而言整体的gain变小，频宽也会一起变窄 fu就更不容易遇到non-dominant pole 直觉上我认为这样的做法稳定度会变好 但我手边目前没有这样做的电路，所以我也说不准 毕竟常常出现的实际状况跟预估状况会有差异 common-mode circuit的行为一定要跑transient去验证 把OP input/output在transient暂时拉开再放回去，看它会不会稳定 只跑AC是不够的 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 60.250.205.229 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1583119686.A.327.html ※ 编辑: jamtu (60.250.205.229 台湾), 03/02/2020 11:31:26 ※ 编辑: jamtu (60.250.205.229 台湾), 03/02/2020 11:32:33 ※ 编辑: jamtu (59.124.166.19 台湾), 03/05/2020 12:59:38