作者mitedu (jam)
看板Electronics
标题[请益] 关於switched-capacitor integrator设计
时间Thu May 14 13:48:37 2020
想请教各位强者大大 我的问题何在 目前花了两天debug 没有甚麽头绪
目前尝试读一篇paper的convential integrator电路
其实我的目的是要了解 charge compensation 问题 但目前离问题的探讨 还是有点遥远
由於还是初学者 想去了解 如果把ideal OPA 或是把 ideal SW分别取代成
自己设计的OPA 以及SW如下表所示
| Ideal module | non-ideal module#1 | non-ideal module#2
OPA | Ideal OPA | non-ideal OPA | ideal OPA
SW | Ideal SW | ideal OPA | non-deal SW
Result| Reference waveform | input/output讯号受影响 | input/output讯号受影响
但遇到了问题 目前无法排除 不知道能否给点方向 我是哪里做错
在Modeul#1, 我有变更 ideal OPA 为自行设计的OPA+CMFB
>>> 这告诉我 问题应该是在我的non-ideal OPA
1. ideal OPA : gain 120dB vs. non-ideal OPA (with CMFB) : 58.707dB
1a. 之前已尝试移出CMFB 问题还是存在且OPA gain只有55 dBInput signal
1b. 看到现象为 VINP / VINP (为ideal OPA input signals 直接进入OPA端)
与 VIN+ VIN-(为non-ideal OPA input signals 直接进入OPA端)完全不一样
https://imgur.com/hByDXm5
以下是IDEAL OPA
https://imgur.com/uNtzBhZ
https://imgur.com/YB2AKWH
这是non-ideal OPA
https://imgur.com/mZtxhIv
https://imgur.com/kOAAAXU
https://imgur.com/B1pCO7g
这是IDEAL module schematic and waveform
https://imgur.com/pHUlRPL
https://imgur.com/sWqqUWX
https://imgur.com/Xhk1rWb
如果再Module#2, 我该注意甚麽呢??
Setting 如下:
Supply Vol: 1.5 Vol
input signal pair :
Vin_plus : amp:25mV / Offset : 0.75 V at 1.5625Mhz
Vin_minus : amp:-25mV / offset :0.75 V at 1.5625Mhz
Fs = 50 MHz (20ns) , Fin is 1.5625Mhz , OSR = 32
Phi1 / phi2 @ 50Mhz. 也确定 non-overlapping.
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 73.25.202.102 (美国)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1589435319.A.D38.html
1F：推 jamtu: 你的ideal OPA gm=1k? 05/14 14:59
2F：→ jamtu: 你应该去做一个ideal OPA跟你的real OPA参数是一样的 05/14 14:59
3F：→ jamtu: 这样你才会知道问题在哪里 05/14 14:59
4F：→ jamtu: 你把real OPA的gm跟Rout弄成ideal OPA就能知道为什麽了 05/14 15:00
5F：→ jamtu: 从waveform看起来有点像是你OPA的频宽根本不够力 05/14 15:00
6F：→ mitedu: 这样我应该接gain boosting 试试 至少先把我的BW拉大对吧 05/14 15:20
7F：→ jamtu: 不对，你应该先把ideal OPA的参数设对 05/14 16:04
8F：→ jamtu: 否则你只是spice monkey而已 05/14 16:04
9F：→ envy0814: 你的ideal未免也太ideal 05/14 18:26
10F：→ mitedu: 我刚完成了 real 跟ideal的OPA 设计 都设计在90dB 05/17 15:51
11F：→ mitedu: Real的BW 是100Mhz 我的clock freq(取样频率）50Mhz ...这 05/17 15:54
12F：→ mitedu: 样应该是够的 即时我的ideal BW是无限大 05/17 15:54
13F：→ mitedu: 衍生出的问题ㄧ 我要如何设计出客制化的BW给 idealOPA 05/17 15:54
14F：推 cebelas: 你可以先看一下Berkeley or Stanford 怎麽model SC integ 05/21 06:29
15F：→ cebelas: rator with no ideal op, 才知道基本的spec.怎麽开的, 05/21 06:29
16F：→ cebelas: 或者你自己分析在做之前把waveform跟linear model推出 05/21 06:29
17F：→ cebelas: 来分析也行 lol, 反正没考虑非线性的tone折回来, 这个推 05/21 06:29
18F：→ cebelas: 导是很好的训练lol, 而bw怎麽设计就翻书吧~ 05/21 06:29