作者joseph0911 (约瑟芬)
看板Electronics
标题[问题] 关於混合信号routing
时间Mon Oct 5 12:40:17 2020
各位学长姊好，
小弟最近想做个SAR ADC，
将采用最基本的架构（comparator + 控制单元（数位） + DAC回授到comparator）
进度是控制单元verilog部分(behavior)已经做好，也有做comparator,DAC的经验。因为也没有教授指导，所以问题可能很模糊，请见谅。
问题如下，希望大家尽量回答。
1. 看了台湾某教授的网路教学影片，内容提到数位部分用verilog是个好办法，请问真的是这样吗？
2.如果是用verilog 我打算转成gate level後布线，请问我应该使用encounter来加入comparator部分做混合布线对吗？还是我应该在encounter内预留一块空间给类比的空间，然後把数位部分routing後拿回去ic-617再layout co
3.希望大神能多多分享相关经验。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 76.184.244.194 (美国)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1601872819.A.D1D.html
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1601872819.A.D1D.html
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1601872819.A.D1D.html
※ 编辑: joseph0911 (76.184.244.194 美国), 10/05/2020 12:45:07
1F：推 mmonkeyboyy: 是啊 不然你数位要用手拉吗@_@?10/05 14:16
2F：→ mmonkeyboyy: 你打mix signal design flow 会有跳出一些文章10/05 14:17
3F：→ mmonkeyboyy: 你看看先 大概上没错 但细节有很多档案要对上10/05 14:18
4F：→ mmonkeyboyy: C家的有出exmaple 文件 在help 里10/05 14:18
谢谢！我这边起床後就看。
※ 编辑: joseph0911 (76.184.244.194 美国), 10/05/2020 14:41:59
5F：推 Baneling: SAR如果用非同步 要合成我还不知道clock要怎麽处理... 10/05 22:07
6F：推 mmonkeyboyy: 你们可以问问版上野狼大 他专做混讯 我比较像打酱 10/06 00:04
7F：→ mmonkeyboyy: 油EDA 我看过做过的flow大概不下十多种 都能做出东 10/06 00:05
8F：→ mmonkeyboyy: 西来 所以我觉得还好 clock拿pin先去长好 长完 10/06 00:06
9F：→ mmonkeyboyy: 拿一堆buffer 去黏 设定上要走 mixed signal flow 10/06 00:08
10F：→ smartbit: 如果不做digital calibration , 应该不用走数位流程 10/07 21:28
11F：推 MuPei5566: 2. APR前先完成layout comparator ，再合成再APR 10/09 20:18
12F：推 rogerham: 速度快或Asynchronous就走full custom flow， 10/12 23:25
13F：→ rogerham: 搭配DAC切法，SAR logic通常有简化版本，APR做不出来 10/12 23:27
14F：推 mmonkeyboyy: 有啦 做mesh + OAI AOI的做法啦 dot-product式了 10/13 08:59
15F：→ mmonkeyboyy: 不过如果东西不大 没有系统要连 手动真的容易不少 10/13 08:59
16F：→ mmonkeyboyy: 要发文章的话 近几年都是hybrid的多 10/13 08:59
17F：→ mmonkeyboyy: 做都能做 验证困难就是了 大概只有韩国某公司能验 10/13 09:00