作者andyping (19930905)
看板Electronics
标题[问题] 5 pin pmos ?
时间Thu Feb 4 21:51:01 2021
目前在试新制程的layout
昨天突然遇到spice写法pmos5pin
真的有这个东西吗？
xmp0 d g s b sub model w=? L=?
一般常理而言应该是4pin吧
想请教有遇过的前辈?
因为他的layout diff就分两个layer pdiff ndiff 之类的
有些制程考量的原因导致要分开吗？
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.228.56.74 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1612446663.A.2A2.html
※ 编辑: andyping (36.228.56.74 台湾), 02/04/2021 21:55:20
1F：→ andyping: drain gate source body是基本的 p body接body vdd 02/04 22:37
2F：→ andyping: nbody接gnd 但他告诉我最後sub接gnd的用意是指? 02/04 22:37
3F：推 jfsu: x开头是subckt，这颗MOS里头可能有其他寄生元件 ex: diode 02/04 22:42
4F：→ andyping: 感觉不是啊 我spi有宣告.subckt model name d g s b s 02/04 22:52
5F：→ andyping: ub跟寄生元件感觉无关 而且他diff分两个我最近看到有点 02/04 22:52
6F：→ andyping: 傻眼 正常layout active region只会一层layer表示 然 02/04 22:52
7F：→ andyping: 而跑lvs如果用正常pmos写法他会missing instance 02/04 22:52
8F：→ andyping: 更正 我是拿他制程的cdl呼叫进去的 02/04 22:53
※ andyping:转录至看板 Tech_Job 02/04 23:06
9F：推 mmonkeyboyy: power mos? 02/05 00:19
10F：→ smallbeach: 1.第五点sub为psub的意思，也就是説layout上除了NW-ri 02/05 00:51
11F：→ smallbeach: ng，元件最外面要再加一圈psub-ring。 02/05 00:52
12F：→ smallbeach: 2.用途是作为Guard ring。 02/05 00:52
13F：→ smallbeach: 3.省面积的画法可以试着将一群同NW电位的PMOS围上n-ri 02/05 00:52
14F：→ smallbeach: ng後再围上psub-ring。 02/05 00:52
15F：→ smallbeach: 4.用ndiff pdiff 区分n/pMOS的话，那有n/pIMP吗？如果 02/05 00:52
16F：→ smallbeach: 没有可能是省光罩，原本要用diff/nimp/pimp三层区分现 02/05 00:52
17F：→ smallbeach: 在只要两层。 02/05 00:52
18F：推 mmonkeyboyy: 我猜是asym P啦 多一个内body啊 02/05 01:07
19F：→ mmonkeyboyy: 混搭类的制程不算少见 @_@~ 02/05 01:08
20F：→ andyping: 他有分pimp nimp 但後来有问 大概BCD制程 以及混合型 02/05 05:46
21F：→ andyping: 可能有特殊用途吧 02/05 05:46
22F：推 mmonkeyboyy: 就是asym P啦 大电流电压用的 power/RF 常见 02/05 06:23