作者ilovegarnett (kg)
看板Electronics
标题[问题] 求解路径长问题
时间Thu Aug 18 13:48:21 2022
各位大家好，如果我今天有一个functional unit block ，内部是由ㄧ些组合电路组成，
组合电路长的像如图这样子，我有办法透过什麽方式让每条路径上假如有发生小的delay
发生时，delay 都能够传出来到输出端吗？
https://i.imgur.com/D1KnUxb.jpg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 180.217.212.98 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1660801703.A.889.html
1F：推 HenryLin123: 线有通转换信号delay 就会显示出来啊。 08/22 10:57
2F：→ HenryLin123: 三个信号顶多也才八个组合 08/22 10:57
3F：推 mmonkeyboyy: Path vs graphic 如果你讲的是STA 的话 08/22 14:44