作者eric0415boy (美女与野兽)
看板Electronics
标题[问题] 波德图问题
时间Mon Oct 31 16:19:58 2022
大家好
最近在跑OP的AC模拟时发现一个问题
以往我模拟出来的波德图中，phase都是从0度开始往下掉（如下图）
https://i.imgur.com/AgFTL3H.jpg
但最近模拟的OP，他的phase有些会从-180度开始（如下图）
https://i.imgur.com/CR2udLI.jpg
请问这个是什麽原因呢？以及会不会对OP造成稳定度的影响呢？
谢谢各位！
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 101.12.43.52 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1667204400.A.073.html
1F：推 jason90814: 看看正负脚位有没有用反 10/31 17:16
2F：→ eric0415boy: J大，没有接反哦～这两张图是差在不同的VDD电压而已 10/31 18:25
3F：→ eric0415boy: ，在扫PVT corner的时候才发现这个问题 10/31 18:25
4F：推 ShineOnYou: 你这是fully differential或是有两个loop的op吗 10/31 21:38
5F：→ eric0415boy: S大，不是耶，是单端输入输出的OP 10/31 22:23
6F：推 bear1991: 这是class-ab的架构吗？电路长什麽样呢？ 10/31 22:31
7F：→ eric0415boy: B大，是的没错！OP是有floating current source的cla 11/01 00:10
8F：→ eric0415boy: ss-AB放大器 11/01 00:10
9F：→ eric0415boy: A compact power-efficient 3 V CMOS rail-to-rail i 11/01 00:13
10F：→ eric0415boy: nput/output operational amplifier for VLSI cell l 11/01 00:13
11F：→ eric0415boy: ibraries 这篇paper里的架构 11/01 00:13
13F：推 deathcustom: Vb1-4跟vindc 的设定呢？ 11/01 06:30
14F：→ eric0415boy: D大，Vb1.4是由前面bias电路提供，因为我的OP内部没 11/01 10:14
15F：→ eric0415boy: 有做cascode，所以不需要Vb2.3 11/01 10:14
16F：→ eric0415boy: Vindc是0.2扫到VDD-0.2，这颗OP是接成unity gain buf 11/01 10:16
17F：→ eric0415boy: fer 11/01 10:16
18F：推 deathcustom: 但是怎麽想0.2跟Vdd-0.2附近current mirror/input都 11/02 16:36
19F：→ deathcustom: 会离开saturation region...... 11/02 16:36
20F：→ eric0415boy: 不过他是rail to rail的OP，还是会有一边开着 11/02 22:32
21F：推 blacktea5: 你应该去看不是从0掉的状况，大概是说操作在非sat 11/03 16:21
22F：推 elfmushroom: 这是因为你class-ab那级有两个common source并且做 11/26 07:00
23F：→ elfmushroom: 两个补偿，这不用担心，直接跑.tran 给pulse确认稳定 11/26 07:00
24F：→ elfmushroom: 即可 11/26 07:00
25F：推 elfmushroom: 电路就是有两个loops,自己可以想细一点 11/26 07:02