作者a49125143 (bring to my life)
看板Electronics
标题[问题] 通道trap hold对VT影响
时间Sat Dec 21 08:41:40 2024
请问一下假设因为材料特性dangling bond表面trap hold
假设在增加NO treatment时
为什麽PMOS VT high
NMOS VT low
https://i.imgur.com/uwQPDU2.jpeg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.141.222.219 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1734741702.A.4FE.html