作者joker714 (大香蕉真的超级无敌大)
看板Electronics
标题[问题] Differential ring VCO design
时间Mon Jan 6 21:50:11 2025
请教各位类比电路设计大神，我在设计五级的 Maneatis VCO（如图一） ，在某些 Vctrl
下会遇到 VCO 输出坏掉的问题（如下波形图），有 ac模拟（方式如图三）确认频宽、
增益都够，因此想请教这是什麽问题，或是应该有什麽需要注意或检查的，谢谢
https://i.imgur.com/roox80k.jpeg
https://i.imgur.com/EH9aFLA.jpeg
https://i.imgur.com/XynTa3r.jpeg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.139.146.175 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1736171413.A.DB4.html
1F：推 ptt183club: 检查一下boost bias给dcell的偏压有无剧烈晃动，若有 01/07 00:34
2F：→ ptt183club: 就各加一个vgs小电容。 01/07 00:34
3F：→ joker714: 谢谢p 大的回覆 01/07 12:47
4F：→ joker714: Vbn有在震荡，OP 所有节点的电压也是。 01/07 12:47
5F：→ joker714: 请问您是说在这边加上红色电容吗？但是我加上 100f 的电 01/07 12:47
6F：→ joker714: 容後还是没有改善 01/07 12:47
8F：→ joker714: /njIW4GD.jpeg 01/07 12:47
10F：推 ptt183club: 那就容值再加大，上面pmos vgs也要加。vgs晃动代表id 01/07 13:25
11F：→ ptt183club: 电流剧烈变化，dcell delay time也一直变化。 01/07 13:25
12F：→ joker714: 谢谢p大，我在 VCO current source gate 挂上大电容後 01/07 20:39
13F：→ joker714: 有稳住，但是很伤 gain跟 频宽，另外在 symmetric load 01/07 20:39
14F：→ joker714: 挂上电容（1f , 1p)反而发现会让电路不稳定 https://i. 01/07 20:39
19F：推 ptt183club: 先确定vgs稳定後，v2f是否已经呈现线性上升并解决之前 01/07 22:49
20F：→ ptt183club: 频率不稳问题。至於增益与频宽下降则要考量此时vco应 01/07 22:49
21F：→ ptt183club: 用在PLL是否符合需求。如锁定速度或是频率精准度等。 01/07 22:49
22F：→ joker714: 谢谢p大 01/08 13:29
23F：→ joker714: 不过还是对我模拟的方式有疑问，为什麽我测 ac 模拟的 01/08 13:29
24F：→ joker714: 方式检查不出来这个状况，因为看起来是 PM不够，这样理 01/08 13:29
25F：→ joker714: 论上来说应该跑ac就看得到了 01/08 13:29
26F：→ joker714: 另外 p大提到挂电容在 CS gate的方式虽然可以稳定但是会 01/08 13:29
27F：→ joker714: 伤到频宽，感觉能不挂最好 01/08 13:29
28F：→ jkamberson: vgs会动不一定代表稳定度有问题吧 01/10 17:30
29F：→ jkamberson: 讯号的kickback也会影响到vgs 01/10 17:32
30F：→ samm3320: Kickback到bias ac看不出来的吧 01/12 23:28
31F：推 Archer55b6: .AC 测不出的原因可能是你跑diff mode而测不到对comm 01/13 09:53
32F：→ Archer55b6: on nodes的影响，或展开的时间点不对 01/13 09:53
33F：→ joker714: 谢谢大家回覆，已经找到原因了 01/14 00:34
34F：→ joker714: 我搞错回授点 01/14 00:34
35F：推 zzxcaa1: 这种电路看op self bias 频宽稳定度够了就调delay cell 02/01 15:35