作者yeahbo (MSA-0011[Bst]PLAN303E)
看板Headphone
标题Re: [建议] 音响文化中的科学素养
时间Sat Jun 16 01:18:28 2012
原本想要稍微讨论一下，为何电源线可以造成听感差异
不过做完这张图就没气力了... 囧>
http://photo.xuite.net/yeahbo/420580/322.jpg/sizes/o/
先放出来让版友妄文生液...
右边第一张是超完美原始1kHz
第二张是经过简陋class A amp.的输出讯号
第三张是在15V DC供电上外加 120Hz 杂讯之後的输出讯号
第四张是在15V DC供电上外加 1200Hz 杂讯之後的输出讯号
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 118.167.190.89
1F：→ maxlovesviva:不太确定,不过你这里是针对电源线的"隔离"部分说明 06/16 01:20
2F：→ maxlovesviva:但是电源线的调音部分似乎就XD 比方说吸阿铁克的金 06/16 01:20
3F：→ maxlovesviva:银合金为何有那样的效果 这部分应该跟隔离无关了 06/16 01:21
4F：→ yeahbo:电源杂讯及其带来的互调失真是一点，供电回路改变造成其供 06/16 01:24
5F：→ yeahbo:电特性的改变也是一点（类似加不太好的隔变或UPS造成动态 06/16 01:25
6F：→ mike0227:我不太懂你跑的模拟跟电源"线"的关系... 06/16 01:25
7F：→ yeahbo:压缩之类的失真的讨论），我是认为电源线会从这两点带来 06/16 01:26
8F：→ yeahbo:声音改变... 06/16 01:26
9F：→ mike0227:但是你加的杂讯是主动的，电源线是被动元件.. 06/16 01:29
10F：→ yeahbo:我们可以想成台电电表以外有一个全频段的杂讯源，经过不同 06/16 01:30
11F：→ yeahbo:电源线可以流进来的杂讯会有不同频率分布... 06/16 01:31
本来是想分成三部分讨论
一是 amp. 线路的特性会受到供电回路的杂讯/波动影响
二是供电回路遇到附载变化时，输出特性也会有改变
三才是电源线部分，一方面可以影响从外面跑进来的杂讯分布
另一方面电源线的等效电容电感也可以影响供电回路的输出动态特性
不过这只会流於定性的可能性讨论
定量的分析根本是 case by case，大概很难有一致的结果吧...
简单的说，只是想提出一些造成声音改变的可能性
※ 编辑: yeahbo 来自: 118.167.190.89 (06/16 01:41)
12F：→ yeahbo:我现在是考虑要不要弄一台 on-line UPS，总觉得冷气一开， 06/16 01:43
13F：→ yeahbo:声音就变得很呆版... 囧> 06/16 01:44
14F：推 whiteeye718:冷气一关 皮肤就变得很.. 06/16 01:49
15F：→ jetzake:金银合金线之所以有用 可能必须限定在"奈米等级的金" 06/16 06:15
16F：→ jetzake:照Siltech的说法 掺纯金的目的在"填补晶格隙缝" 06/16 06:16
17F：→ jetzake:考虑到晶格间隙大小 的确是奈米等级的粒子才能"填补"进去 06/16 06:17
18F：→ jetzake:而在这些奈米化粒子中 金又是特性比较稳定的一种 06/16 06:18
19F：推 jetzake:我一般会把性能提升和特性变化应该当作两回事来看就是 06/16 06:25
20F：→ jetzake:所以如果论的是"特色" 那真的是几乎各家都"无法模仿" 06/16 06:26
21F：→ jetzake:我一般会把性能提升和特性变化当作两回事来看 <==修正 = = 06/16 06:26
22F：推 xu3fu6xup6:先推实验精神 再推 买不起的SILTECH 06/16 07:43
23F：→ yeahbo:但是一般论中，alloy会增加scattering，降低载子mobility 06/16 10:11
24F：推 edcrfvm45:ON LINE UPS很吵，要注意 06/16 10:18
25F：→ sniper0710:只接音响器材的话,可以把风扇换掉.... 06/16 10:34
26F：→ sxing6326:模拟15V DC供电根本没意义啊 而且你要怎麽证实ac电源线 06/16 11:07
27F：→ sxing6326:对杂讯引入的影响 06/16 11:08
28F：→ sxing6326:阿抱歉 没看到你的修文 06/16 11:13
29F：→ yeahbo:其实电源杂讯的影响到底多大也是个问题，我搞了一个Vo-Vi 06/16 11:51
30F：→ yeahbo:曲线很不直、gain也很小的amp，输入1V，输出才2V，电源杂讯 06/16 11:53
31F：→ yeahbo:我加了0.1V，互调失真出来的1kHz+120Kz那根比1kHz主讯号 06/16 11:55
32F：→ yeahbo:小了快 80dB 啊... 如果再考虑到供电线路的抗杂讯能力... 06/16 11:56
33F：→ yeahbo:所以我说这只是提出一个"可能性"罢了... 囧rz 06/16 11:56
34F：推 phakeQQQ:虽然不影响主题 但这不是class A吧... 06/16 16:33
35F：→ phakeQQQ:而且你这种接法本来就会增加电源对output影响 06/16 16:34
36F：→ phakeQQQ:但主题没错啦 电源来的noise是不太好搞没错 06/16 16:35
37F：推 phakeQQQ:voltage 不应该只有2V/V 可能是你Biasing没调好 06/16 16:38
38F：→ phakeQQQ:正常来说你这样接,signal gain只比电源的noise gain大 06/16 16:38
39F：→ phakeQQQ:8dB左右 06/16 16:38
40F：→ phakeQQQ:主要由130k/20k这两颗电阻影响 06/16 16:39
41F：→ phakeQQQ:看到了, 你gain低是因为电容太小,相对100k ohm ,100n太小 06/16 16:41
42F：→ yeahbo:其实gain是我特别调过的 XD 主要是故意调drain往外看到的 06/16 16:43
43F：推 phakeQQQ:不然这样接的电路 gain应该要有个20dB左右 06/16 16:43
44F：→ yeahbo:那两个100k Ohm 06/16 16:43
45F：→ phakeQQQ:要调Gain也是用feed back ,还能压低noise 06/16 16:43
46F：→ phakeQQQ:在这个位置,1khz超过cut off frequency,正常不会这样用 06/16 16:44
47F：→ yeahbo:我连电晶体都是用pspice学生版预设的MbreakN4，没有特别调 06/16 16:45
48F：→ phakeQQQ:根电晶体选什麽无关 我也没看你用什麽mos 06/16 16:46
49F：→ phakeQQQ:要用後面的100k ohm调gain是ok ,但要在电容够大的时候调 06/16 16:46
50F：推 phakeQQQ:不然你不会奇怪为什麽gain的曲线这麽丑吗@@ 06/16 16:48
51F：→ phakeQQQ:啊 不好意思 我看错XDDDDD刚刚当我没讲 sry @@ 06/16 16:49
52F：→ phakeQQQ:超过没错, 不过gain曲线是这样也是这原因没错 06/16 16:50
53F：→ phakeQQQ:但这个值没问题就是 06/16 16:50
54F：推 phakeQQQ:太小的是左边那颗 不是右边的 06/16 16:52
55F：推 phakeQQQ:如果在这个地方gain能只有2 那就是bias的位置问题了 06/16 16:54
56F：→ yeahbo:gain会差主要是因为drain到Vcc那颗电阻我故意挑了一个大R 06/16 17:02
57F：推 phakeQQQ:在sat region挑大反而gain会增,你这颗大到让他飞去triode 06/16 17:04
58F：→ yeahbo:导致Vo-Vi的曲线变比较不陡峭，130k/20k则是为了让gate偏压 06/16 17:04
59F：→ yeahbo:在线性区中间，电容稍微调整让频率响应在300Hz以下才开始 06/16 17:05
60F：→ yeahbo:滚降... 06/16 17:06
61F：推 phakeQQQ:你确定这个有在saturation region ? 06/16 17:07
62F：→ yeahbo:也算是为了让非线性特性明显一点，才搞成这样的啦... 06/16 17:07
63F：→ phakeQQQ:Rd越大gain越低 那应该是在triode吧 06/16 17:08
64F：→ yeahbo:另外，这应该还是算class A啊... 输出讯号没有被切到啊 06/16 17:08
65F：→ phakeQQQ:class A是我没记好定义 丑三 = = 06/16 17:09
66F：→ phakeQQQ:这个电路电源杂讯的影响也已经固定了,gate的bias circuit 06/16 17:10
67F：→ phakeQQQ:造成电源来的杂讯, 两个gain 就差8dB左右 无解~ 06/16 17:11
68F：→ yeahbo:没关系啦~ 吓我一跳 不过正式搞成amp的设计，或许得到 06/16 17:11
69F：→ yeahbo:的结果会更值得讨论... 06/16 17:12
70F：→ phakeQQQ:你这个没操作在saturation region,做amp几乎不会这样用的 06/16 17:12
71F：→ phakeQQQ:重点是这样啦 06/16 17:12
72F：→ phakeQQQ:你想把gain调到2 应该是降低 Drain端的R ,而非增加 06/16 17:13
73F：→ yeahbo:但是这电路架构必定须要gate的偏压线路啊... 06/16 17:14
74F：→ phakeQQQ:降低Rd ,把20k ohm拉高 130k ohm压低 06/16 17:14
75F：→ yeahbo:也是可以另外设定gate偏压方式，让电源杂讯只出现在drain端 06/16 17:14
76F：→ phakeQQQ:不然乾脆直接拿20~50k左右的跨接Drain跟Gate 06/16 17:14
77F：→ phakeQQQ:要只出现在Drain端要让左边用Current bias,但是ref不稳一 06/16 17:16
78F：→ yeahbo:不过feedback回路在音响讨论上又是另一番论战了... 06/16 17:16
79F：→ phakeQQQ:样死 06/16 17:16
80F：→ yeahbo:主要就是想要表示 Vcc 并不理想，而这个不理想会影响输出 06/16 17:17
81F：→ phakeQQQ:不过图内这种Bias的确能放大电源杂讯造成的影响 以演示 06/16 17:17
82F：→ phakeQQQ:来说是没错的 06/16 17:17
83F：→ phakeQQQ:把Gate bais在更高的电压会更明显XD 06/16 17:18
84F：→ yeahbo:这个设定下还把gate bias调高，应该可以看到很精彩的失真XD 06/16 17:20
85F：推 phakeQQQ:gate调高, Rd那边电阻也要调低啊 06/16 17:21
86F：→ phakeQQQ:目前这个已经是Vg过高,Vd过低,Rd太大, 所以没在线性区 06/16 17:22
87F：→ yeahbo:Rd换成几kOhm，输入电压大概只能几个mV，不然就会clipping 06/16 17:23
88F：推 phakeQQQ:应该是不至於,我只想先确认一点 你这个有在saturation? 06/16 17:25
89F：→ yeahbo:稍微再试一下... 我觉得已经在saturation了耶... Rd减小， 06/16 18:36
90F：→ yeahbo:gain也减小... 看起来是这颗model有点诡异？ 囧> 06/16 18:37
91F：→ yeahbo:他的turn on很不甘脆 XD 06/16 18:39
92F：推 phakeQQQ:sat跟tri本来就不是那麽绝对,总之有在就好 那才有参考价 06/16 18:50
93F：→ yeahbo:唉唉... 对电子电路我只是略有所闻的程度罢了... 不然就直 06/16 18:55
94F：→ yeahbo:接用 HSpice 载入实际元件参数来算了... 囧> 06/16 18:56