────────────────────────────────────── 1.原文连结：连结过长者请使用短网址。 https://bit.ly/4aaIBM3 2.原文标题：标题须完整写出且须符合内文(否则依板规删除并水桶)。 三星揭露首款采自家 3 奈米 GAA 高阶行动 SoC 终於流片 3.原文来源(媒体/作者)：例:苹果日报/王大明(若无署名作者则不须) 科技新报 Atkinson 4.原文内容：请刊登完整全文(否则依板规删除并水桶)。 上周三星电子和新思科技 (Synopsys) 共同宣布，自家代工 3 奈米 GAA 制程流片首款行 动 SoC。新思科技表示，三星用 Synopsys.ai EDA 套件设计布线，验证 SoC 设计，效能 更好。 三星未命名高效能行动 SoC 采通用 CPU 和 GPU 架构，以及新思科技各种 IP 模组。 SoC 设计人员使用 Synopsys.ai EDA 套件微调设计与最大限度提高产量的 Synopsys DSO.ai，以及更高性能、更低功耗、最佳化晶片面积 (PPA) 的 Synopsys Fusion Compiler RTL- to-GDSII 解决方案。 虽然三星用 Synopsys.ai 套件开发高性能 SoC 很重要，但还有另一个更重要面向，就是 三星终於流片先进智慧手机 AP。尽管三星晶圆代工近两年开始采 GAA 的 SF3E 节点生产 晶片，但从用於自家手机或其他 SoC。迄今 SF3E 节点只用於加密货币挖矿晶片，可能是 因首个采 GAAFET 节点初期良率不高。 三星虽未透露 SoC 制程，新闻稿也仅指出采 GAA 节点，且第一代 3 奈米级 SF3E 之外 ，三星代工还有更复杂的 SF3 制程，比 SF3E 改进更多，且几季内量产。考虑到时间， 合理猜测是 SF3。 三星与新思科技的夥伴关系，新思科技工具使晶片设计有显着效能改进。两家都认为工具 将晶片最高时脉提高 300MHz，功耗降低 10%。三星 SoC 开发人员使用设计分区最佳化、 多源时脉综合 (MSCTS) 和智慧线路最佳化减少讯号干扰，甚至更简单分层法。官方说透 过 Synopsys Fusion Compiler 完成工作，同时跳过数周「手动」设计时间。 三星 SLSI 副总裁 Kijoon Hong 表示，两家长期合作提供领先 SoC 设计，尤其与新思科 技合作能在最先进行动 CPU 核心和 SoC 设计成功展现最高效能、功耗和晶片面积，是非 凡里程碑，证明人工智慧驱动解决方案能帮助实现目标，甚至最先进 GAA，建立超高生产 率设计系统，创造令人印象深刻的成果。 5.心得/评论：内容须超过繁体中文30字(不含标点符号)。 ────────────────────────────────────── 三星第二代3nm终於流片了 之前第二代3nm改名2nm的假新闻不攻自破 https://webptt.com/cn.aspx?n=bbs/MobileComm/M.1709720767.A.686.html 首款商用三星第二代3nm的应该是Galaxy Watch 7的Exynos W1000 https://m.ithome.com/html/762138.htm 明年S25的Exynos 2500应该也会用到三星第二代3nm --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.225.4.237 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/MobileComm/M.1715167423.A.C5B.html