※ [本文转录自 candog 信箱] 作者: [email protected] ("FireBolt") 标题: [心得] 逻辑设计 黄锡瑜 时间: Wed Feb 15 01:33:15 2017 作者: cory8249 (Cory) 站内: nthu.course 标题: [心得] 逻辑设计 黄锡瑜 时间: 2012/01/17 Tue 15:56:03 课名：逻辑设计 Logic Design 科号：EE2280 老师：黄锡瑜 课本：老师的讲义 & Mano, "Digital Design" 课别：电机系大一必修 学分：3 凉度：★★★ 甜度：★★★★☆ 建议先修课程：无 课程内容\简介： 上课方式： 投影片+黑板+口说 由於讲义内容较为精简，自己看可能会看不懂，所以建议上课要认真听、抄笔记。 然後老师是英语授课，很多重要概念都是用口述的，所以英文听力不好的话... 可能跟我一样，两节课没听懂什麽东西就这样过去了。所以如果有心要认真学好 的话，其实可以先稍微预习课本内容，讲义内容与课本大致相同。 总之,我觉教得还算不错~ 给分： Quiz 10% Homework 20% Midterm 30% Final 40% 偶尔会有 Bonus 点名 & 期末调分 考试作业型态： 首先是 Quiz ， 大部分都是基本题 要会画电路图，很多都与讲义课本一模一样，有读有分 然後 Midterm、 Final 也差不多 ，只是多考了几个专有名词解释 还有 Verilog 语法 再来是作业部分 ---　全部都是 Coding 有别於隔壁班　马席彬　老师的纸本手写作业 黄老师的作业都是用电脑打code 一开始先来个　C/C++ 的　辗转相除法 说真的我也不知道为什麽要出这个 XD 老师上课大概讲解了 20 分钟吧 然後... 相信剩下来的部分大家都知道怎麽写了 再来两(三)次是 Verilog (原本预计三次，但其中一次取消) 这部分大概是修该门课难忘的回忆吧 首先光是软体部分就有点难搞定 老师用课本附的光碟 Verilogger 但由於一些软体相容性问题 灌在 Win 7 无法 complie (( 後来换版本可以解决 *** 以下个人屁话 可跳过 *** 我个人有点搞怪 跑去用网路上的免费软体 Icarus Verilog --- Verilog 模拟器, 把 Source Code compile 成 .vcd 讯号记录档 GTKwave ----------- 示波器软体, 把 .vcd 档案呈现出来, 出现一根一根的讯号线 可以依照需求设定成 Decimal , Binary 或 Hex 等等 Notepad++ ---------- 万用记事本软体, 也支援 Verilog 语法 然後由於 Icarus 没有的图形使用介面 ... 也就是只能在 CMD 下面去打指令去跑 某种层面来说是不太容易使用 我一开始也是弄很久 後来索性写了一个懒人程式 使用起来可以方便一点 第一份作业 Singed Binary Multiplier 用基本的逻辑闸去拼凑出乘法器 我觉得还蛮有挑战性的 前前後後花了蛮长的时间 加上一些说明、注解 排版之後 分数还不错 *** 老师的喜好、个性： 人很好 !! 有大佛的封号 给加签吗? 不清楚 总成绩/班上排名： A+ A+ 18人 A 16人 A- 13人 B+ 7人 B 6人 B- 6人 C+ 3人 C 3人 C- 3人 D 2人 F 2人 以上个人心得 参考看看罗 -- ▂_＿ˍ（_▇▆' * ◣_ ◣◢▆▇ ▁_ ▄▆▇。.枫桥驿站．telnet://imaple.tw◆◣} =▁ ▔﹊￣ *. ▆川@▋ ▃▔ ▂~+ ◤丑 ￣▃▂▁▂。▁▂ˍ_◢〢_▇.* ├=rom：111-255-235-236.dynamic.hinet.net ﹊￣﹊￣￣﹊﹊￣￣﹊￣﹊￣￣﹊@人￣￣﹊￣﹊￣￣﹊﹊￣￣﹊﹊￣￣﹊﹊￣﹊￣ △ tony123930：老师上课不是都先用中文讲过，然後再说"我现在用01/18 12:31mmxT 英文讲一遍唷"这样吗? 没有耶 几乎八成都是用英文讲 偶尔才会用中文补充说明而已 所以有时候会听不太懂 Orz ... cory8249 於 2012/01/18 Wed 13:39:40 从 111-255-25-10.dynamic.hinet.net 修改 △ leo26572000：大推啊 我知道你是谁了哈哈 01/22 01:21moJa △ i5201122：推原PO系藻 这学期谢谢你罗 01/22 09:49wmaa △ asdfgh：大推黄大佛啊 另外原PO程设 逻设神手啊 01/22 17:11maxR

※ 发信站: 批踢踢实业坊(ptt.cc) ※ 转录者: candog (140.114.32.68), 02/15/2017 12:21:28