课名：逻辑设计 科号：10510 EE 228002 老师：马席彬 课本：William J. Dally and R. Curtis Harting, Digital Design: A Systems Approach 课别：电机系必修 学分：3 凉度：★★ 甜度：★★★★ 建议先修课程：无 课程内容： 1. Digital Abstraction： 进位制度及数字、符号的特殊表示形式（BCD、ASCII） 2. Boolean Algebra： 布林代数基本性质、Normal/Standard Forms、逻辑闸种类（AND、OR、NOT……） 3. Verilog Introduction： 简介硬体描述语言Verilog及如何使用IDE - Xilinx Vivado 4. Combinational Logic Design： 组合逻辑电路、K-map、Prime Implicant(PI)/Essential Prime Implicant(EPI)、 SOP/POS Simplification、NAND/NOR Implementation 5. Combinational Building Blocks： 组合逻辑电路的简单应用，有六种：Decoder、Multiplexer、Encoder、Arbiter、 Comparator、Shifter，并加上各模组Verilog的写法 6. Arithmetic Circuits： 补数(Complement)加减法运算、Overflow的概念，各式加法器(Adder)、 乘法器(Multiplier)的组合逻辑电路及Verilog写法 7. Sequential Circuits： 序向逻辑电路、Synchronous/Asynchronous、各式Latch/Flip-Flop， Finite State Machine(FSM)及Verilog写法 8. Datapath Sequential Logic： 暂存器(Register)、计数器(Counter)的原理及Verilog写法 9. Memory Basics and Programmable Logics： 简介RAM/ROM 上课方式： 使用ppt搭配少量的板书上课，上课讲义会在上课前上传至iLMS，大部分人都是印下来在课 堂上抄笔记。 讲课速度适中（只要不打瞌睡的话），不过老师知道很多人会倒，所以每次上课都会复习 前面的内容，再继续往下教。 评分方式： Homework and quiz 40% Midterm 30% Final 30% 考试作业型态： 期中和期末难度均为中间偏难，会出一些比较生活化的题目和作业变形题，通常会有一两 题困难，或是很花时间的。老话一句，把讲义的东西看熟、作业用心做，应该可以考得不 错。 小考则非常简单，考了两次，都是基本题。 作业有八次，都不难，但题目有点多，且几乎都是画图和写表格，所以会做蛮久的。 这部分是用纸本完成，在下礼拜上课前交到讲桌上。 第三次作业开始有Verilog的题目，大概都是两题左右，应该是想让我们在修逻辑设计实 验之前先熟悉Verilog语法，如果打不出来的话可以在TA Time问助教。 这个交作业方式的老师另有规定，简单来讲就是把打好的程式档和模拟完的图形做成一个 压缩档上传至iLMS，截止时间一样是下礼拜上课前。 老师的喜好、个性： 老师上课非常认真，会照着讲义的内容，逐一解释。但是讲课的语调有点催眠，而且又是 五六节，蛮容易睡着的（笔者几乎每堂睡），所以老师开始上课时复习的用意应该是让睡 着的人有可以弥补的机会，也让有听过的人加强印象。 给加签吗? 给，但不确定人数 补充：有趣的基础课程，大推。 总成绩/班上排名：A+ 成绩分布： ↓每组人数 A+ 20.2% ( 18 ) A 14.6% ( 13 ) A- 16.9% ( 15 ) B+ 11.2% ( 10 ) B 7.9% ( 7 ) B- 5.6% ( 5 ) C+ 6.7% ( 6 ) C 11.2% ( 10 ) C- 1.1% ( 1 ) D以下 4.4% ( 4 ) -- Steve Allen Present Uplift (Updated weekly) https://soundcloud.com/steveallenofficial/sets/metamorphosis-radio It's time to get uplifted! --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.229.58.244 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/NTHU_Course/M.1534440410.A.5CE.html