作者zanthia99 (zanthia99)
站内Programming
标题Re: [问题]verilog / vhdl
时间Tue Oct 30 17:35:08 2007
※ 引述《markchen ()》之铭言：
: 关於这类型的问题 可以在这里问吗！？
: 不知道该在那里问？
: verilog 好像可以用modelsim模拟 但在写入晶片的软体是用什麽！？
verilog 要经过 synthesis 後才能写入晶片,
synthesis 和写入的工具,
各家厂商都会提供,
Xilinx 为 ISE, Altera 有 Quartus...
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.130.188.178