作者THE7088 (88)
看板Stock
标题Re: [新闻] 三星实现900层V-NAND原型测试，可望重塑
时间Wed Jun 3 10:31:13 2026
不好意思针对这篇文
小弟有点外行的问题
三星这样把两片晶圆连结在一起
跟华为最近说的韬定律逻辑折叠
概念上是不是相同的东西呀
还是其实差异很大？
※ 引述《madeinheaven ()》之铭言：
: 原文标题： 请勿删减或自创标题，违者4-1处分，此行请删除
: 三星实现900层V-NAND原型测试，可望重塑快闪竞争格局
: 原文连结： 网址超过一行，请用缩网址，连结不能点击者板规 1-2-2 处分。
: https://wallstreetcn.com/articles/3773082
: 发布时间： 请勿张贴超过3天新闻
: 05-25 20:14
: 记者署名：
: 卜淑情
: 原文内容：
: 三星电子在NAND快闪记忆体堆叠技术领域取得重大突破，可望重新确立其在全球记忆体
晶
: 片市场的技术主导地位。
: 根据韩国电子新闻报道，三星电子近期成功实现全球首个900层级V-NAND原型系统，并
验
: 证了正常的单元运作特性。这项成果意味着三星在研发阶段一举跨越至900层高地，而
目
: 前量产市场的最高纪录仍停留在321层。消息公布後，业界普遍认为三星已在下一代NAN
D
: 技术竞争中抢占有利位置，同时为应对中国厂商的价格与产能攻势构筑起更高的技术壁
垒
: 。
: 三星不仅在量产端推进第十代V-NAND（V10，400层以上）的准备工作，同时在研发端实
现
: 跨代式领先，双线并进的布局有助於巩固其在AI伺服器及端侧AI储存市场的长期竞争力
。
: 双片键合突破物理极限
: 三星此次900层V-NAND的实现，依托的是"单元多重键合"（Cell Multi Bonding，CMB）
技
: 术－将两片各450层的单元晶圆接合为一体，从而在单一晶片尺寸内实现容量的大幅跃
升
: 。
: NAND快闪记忆体的核心逻辑在於垂直堆叠：层数越高，单位面积内可储存的资料量越大
，
: 功耗效率也随之提升。此特性使高层数NAND成为AI伺服器、资料中心SSD及智慧型手机
等
: 高容量、高效率应用场景的关键元件。
: 然而，堆叠层数的提升并非没有代价。随着层数增加，晶圆翘曲（Warpage）和对准偏
差
: （Misalignment）成为限制良率的核心难题。三星透过引入高精度上部卡盘（Upper
: Chuck）设计解决了翘曲问题，并开发出独特的"新覆盖校正"（Overlay Correction）
技
: 术克服对准误差。此外，新型位元线（BL）及字线（WL）结构的引入，使晶片在降低功
耗
: 的同时实现了尺寸的进一步缩减。
: 三星方面表示，已对此原型"验证了正常的单元运作特性"，强调这一成果超越了理论层
面
: 的堆叠演示，达到了实际可运行的技术水准。
: SK海力士领先量产
: 在目前量产市场，SK海力士以321层4D NAND保持最高层数纪录，领先三星的现有量产产
品
: 。三星正加速推动V10代产品的量产准备，以期在商业化层面缩小差距。
: 面对竞争对手的威胁，三星900层原型的战略价值不仅在於技术本身，更在於其释放的
市
: 场讯号。
: 有业界人士指出，"900层NAND技术并非简单的300层三倍叠加，而是对堆叠工艺范式的
根
: 本性变革。这向全球客户传递出三星仍是技术领导者的明确信息，同时将对中国企业的
产
: 能与价格攻势形成限制效应。"
: 从3D商用化到堆叠范式演进
: 三星於2013年率先实现3D V-NAND商业化，此後持续推动制程迭代以突破堆叠极限。
: 早期采用的"单一堆叠"方式透过一次性蚀刻微孔完成堆叠，但随着层数提升，晶圆变形
与
: 对准困难等物理瓶颈日益凸显。 CMB技术的引入，标志着三星在工艺路线上完成了从单
一
: 堆叠向多片键合的范式转变，为迈向1000层NAND时代奠定了技术基础。
: 心得/评论：
: 三星迎来重大突破 实现全球首个900层级V-NAND原型系统
: 这代表着储存技术进入晶圆键合时代
: 三星电子目前股价 301000 +2.91%
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.136.248.104 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Stock/M.1780453876.A.82B.html
1F：推 cuteSquirrel: 楼下制程专家请回答 06/03 10:32
2F：→ mit2502 : 我己经有想法了 但我想听一下别人的意见 06/03 10:33
3F：→ furbyyeh : 屌打旺宏 06/03 10:33
4F：推 a524528 : 差不多的制程模式，只是叠的东西不同 06/03 10:33
5F：嘘 fakelie : 去读书 06/03 10:37
6F：推 gracefeather: NAND的堆叠跟晶圆不太一样，可以像葡萄一样一串 06/03 10:38
7F：→ gracefeather: 晶圆的堆叠可以看成是松饼一层放在另一层上 06/03 10:39
8F：推 poeoe : 不一样 华为那个是整体逻辑路径重新设计考量 不只是 06/03 10:40
9F：→ poeoe : 堆叠而已 06/03 10:40
10F：→ roseritter : WoW 06/03 10:41
11F：→ gracefeather: NAND是S接D，可以垂直90度之後打通，像大楼一样盖 06/03 10:41
12F：推 ma721 : 一个是物理 一个是非物理 06/03 10:42
13F：推 eric2057 : 不如期待CFET 那个才是MOS元件的创举 06/03 10:43
14F：→ davie11333 : 楼下懂制程嘛 06/03 10:43
15F：推 B7405 : 你只要懂正二就好 06/03 10:50
16F：→ bnn : 你制程要先证明堆叠良率和pitch後 猪屎屋才能改设计 06/03 11:02
17F：推 peterwu4 : 类似或一样，一个是记忆体 一个是CPU 06/03 11:02
18F：→ bnn : 三星叠完後华为设计的理论才有人帮它代工验证速度 06/03 11:03
19F：→ peterwu4 : 记忆体的每一层都一样；CPU则完全不同 06/03 11:03
20F：→ bnn : 整体逻辑路径只考虑单层片内不就浪费了二层三层堆叠 06/03 11:04
21F：→ peterwu4 : 华为再次遥遥领先就对了XD 06/03 11:04
22F：→ JoeyChen : 问一下 那力积电几年前就在推的3D又是什麽? 06/03 11:10
23F：推 HiuAnOP : 半物回去先K十遍 06/03 11:13
24F：→ douge : V-NAND 已经是创举了 06/03 11:21