作者sweep96540 (Demon御玄)
看板comm_and_RF
标题[问题] 2/3 divider mos逻辑设计问题
时间Tue May 7 14:29:35 2019
各位前辈大家好，最近刚接触除频器架构
想请问大家我看大部分是利用gate来控制讯号选择除二除三
是否可以利用souce端来控制讯号呢？
我的想法是不要mode讯号时让电晶体变成截止区
而我有成功模拟出来
想请问用source控制会发生什麽问题呢？
谢谢大家
-----
Sent from JPTT on my HTC_2Q4D100.
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.200.220.48
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/comm_and_RF/M.1557210577.A.2F4.html
1F：推 waveguide56: 你的2/3是用哪个架构 39.10.74.200 05/07 21:49
2F：→ sweep96540: tspc 架构 1.200.220.48 05/08 17:02