作者japanner (涵 & 茹的拔)
看板comm_and_RF
标题[问题] PCIe走线对地电容解Jitter问题
时间Sat Jul 13 15:52:39 2019
各位假日好，小弟有一问题请教，小弟有一Gateway产品，在CPU跟WIFI晶片中间是靠一对
PCIe gen2的走线去连接，走线上是有用0.1uf电容串连到线上隔直流，後来在测PCIe测眼
图的项目时，结果为Jitter过大造成眼图在时间轴的部份fail, 於是有前辈建议在pcie t
x trace的TX+跟TX-各加了一颗9pf电容下地，就将jitter问题解掉了，但前辈也不知道为
什麽，只说经验遇过，小弟想问的是，加这个9pf下地的电容solution是改变了整个线的
阻抗或者是将pcie高速讯号的杂讯靠此电容导到地去降jitter的吗?…若麻烦有大大知道
烦请分享给小弟，感谢:)
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 42.72.113.30 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/comm_and_RF/M.1563004362.A.51E.html
1F：推 Lanife: 你遇到的是RJ还是DJ? 223.137.56.208 07/13 22:06
2F：推 rovercycu: 你可以考虑调整Pre/de emphasis 114.137.80.216 07/13 23:14
3F：推 profyang: 电容可以解应该是DDJ吧 感觉你可能本来 114.37.130.15 07/21 20:57
4F：→ profyang: 走线阻抗偏高 114.37.130.15 07/21 20:57
5F：推 supergoal: 楼上正解 180.204.134.99 07/18 18:01